期刊文献+
共找到1篇文章
< 1 >
每页显示 20 50 100
基片级封装技术节省空间并提升效率
1
作者 Hans Bloos 《电子测试》 2003年第4期106-108,共3页
随着所有应用领域的顾客都需要更高的移动性,电子业也将追求以更少的机板空间达到更高层次的功能。半导体组件例如模拟、分立式组件(discretes)、逻辑、以及微调节器筹广泛应用子各种市场。但光是缩减体积通常无法提供相同的整体效益,... 随着所有应用领域的顾客都需要更高的移动性,电子业也将追求以更少的机板空间达到更高层次的功能。半导体组件例如模拟、分立式组件(discretes)、逻辑、以及微调节器筹广泛应用子各种市场。但光是缩减体积通常无法提供相同的整体效益,因此业者莫不致力于追求更高功率效益的解决方案。目前创新的封装方案与技术有覆晶、半导体级封装、裸晶筹,封装小型化以及功能集成两者相互搭配,能大幅节省空间,尤其是由多重市场半导体所支持的量产型电子产品市场。 展开更多
关键词 基片级封装技术 芯片 尺寸封装 无引脚封装技术
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部