期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
RFSoC中ADC的SFDR优化技术研究
1
作者 白锦 刘生 汪洋 《电子质量》 2024年第9期1-7,共7页
赛灵思(Xilinx)推出了一款集成了高性能模数/数模转换器(ADC/DAC)的单芯片射频片上系统(RFSoC),由于其具有极高的ADC性能指标和系统集成度,因而得到了广泛的应用。ADC采用时间交织(TI)采样技术,由多个子ADC进行采集组合来提高采样速率,... 赛灵思(Xilinx)推出了一款集成了高性能模数/数模转换器(ADC/DAC)的单芯片射频片上系统(RFSoC),由于其具有极高的ADC性能指标和系统集成度,因而得到了广泛的应用。ADC采用时间交织(TI)采样技术,由多个子ADC进行采集组合来提高采样速率,但是由于各子ADC不可能做到工艺完全相同,因此该技术存在偏置失配、增益失配和时间失配等问题,从而造成频谱出现杂散,降低了无杂散动态范围(SFDR)指标。基于RFSoC中ADC的杂散问题,分析了ADC的校准结构,探讨了对SFDR指标进行性能优化的技术方法。大量的实验和分析结果表明,该方法有效地提高了ADC的SFDR指标,具有良好的效果。 展开更多
关键词 单芯片射频片上系统 模数转换器 无散杂动态范围 时间交织采样
下载PDF
A High-Performance Sample-and-Hold Circuit with Sampling Bandwidth Compensation
2
作者 罗磊 许俊 任俊彦 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2008年第6期1122-1127,共6页
A novel charge exchanging compensation (CEC) technique is proposed for a wideband sample-and-hold (S/H) circuit applied in an IF sampling ADC. The CEC technique compensates the sampling bandwidth by eliminating th... A novel charge exchanging compensation (CEC) technique is proposed for a wideband sample-and-hold (S/H) circuit applied in an IF sampling ADC. The CEC technique compensates the sampling bandwidth by eliminating the impact from finite on-resistance of the sampling switch, and avoids increasing clock feedthrough and charge injection. Meanwhile, a low power two stage OTA with a class AB output stage is designed to provide the S/H a 3Vp-p input range under 1.8V power. The S/H achieves a 94dB spurious-free dynamic range for a 200MHz input signal at a 100Ms/s sample rate and consumes only 26mW with a 5.5pF load. 展开更多
关键词 BANDWIDTH sampling switch spurious-free dynamic range two-stage OTA class AB output stage
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部