基于PCI总线无时钟LVDS数据采集卡的研究

针对LVDS在航空测控领域的某特殊要求,研制开发了一种符合PCI总线规范的LVDS信号采集卡,该信号采集卡以FPGA为核心构建,具有本地存储大容量数据的能力,能够对高速大数据量的LVDS信号进行采集。同时在该信号采集卡的基础上这篇文章对无时钟LVDS信号的采集进行了深入研究,该数据采集卡可广泛应用于LVDS数据采集相关工程项目及研究生阶段的计算机接口技术的实验课程中。

基于先进CMOS工艺的多通道Gbps LVDS接收器

在SIP(System In a Package)系统中集成具有LVDS(Low-Voltage Differential Signal)接口的多通道高速模数转换器(Analog-to-Digital Converter,ADC)时,面临不同LVDS输出通道延时不同所导致的数据采集错误的问题,为此设计了一个多通道自适应LVDS接收器。通过采用数据时钟恢复技术产生一个多相位的采样时钟,并结合ADC的测试模式来确认每一个通道的采样相位,能够自动对每一个通道的延时分别进行调整,以达到对齐各通道采样相位点,保证数据正确采集的目的。最后,基于先进CMOS工艺进行了接收器的设计、仿真、后端设计实现和流片测试,仿真和流片后的板级测试结果均表明该接收器能够对通道延迟进行自动调节以对齐采样相位,且最大的采样相位调节范围为±3 bit,信噪比大于65 dB,满足了设计要求和应用需求。

基于LVDS技术的高速数据传输系统设计

串行传输技术具有更高的传输速率和更低的设计成本,被广泛应用于高速通信领域;研究了一种基于FPGA的LVDS高速数据传输系统方案,该方案以Altera FPGA芯片为核心,通过其LVDS I/O口稳定可靠地完成数据传输,系统采用Verilog语言完成8B/10B编解码、时钟数据恢复、CRC校验、字节边界调整、误码率测试模块等;通过实验表明,该方案既满足了长距离和高速数据传输的要求,又降低了系统成本。

基于PCI总线的高速大容量数据采集卡

介绍了一种基于 PCI总线的高速大容量数据采集卡的设计原理与实现。该采集卡由预处理电路、A/D转换器、同步动态随机存储器 (SDRAM)、高频时钟发生器、集成于 FPGA芯片的 PCI接口控制器和 SDRAM控制器组成。它通过 PCI总线接口与计算机连接 ,可完成 40 0 MHz/s实时数据采集、5 1 2 MB实时数据存储。

一种基于GPS的高速数据采集卡的实现

本文阐述了一种基于GPS同步时钟的高速数据采集系统的基本原理及硬件电路的具体构成。此卡采样速率为20MSPS,采样字长为8位。实践证明其性能指标符合高速数据采集的要求.适用于多种场合。

基于数据采集卡的无缆静力触探数据采集系统的研究与设计

通过对传统的静力触探数据采集系统进行改进,介绍了利用数据采集卡采集静力触探的压力数据,利用地上数据采集仪采集静力触探深度数据,数据采集过程中均运用时钟信息进行时间先后顺序和数据的同步匹配,通过数据存储模块可将数据存储下来,也可串行传输后把压力和深度数据通过液晶模块显示出来,最后将数据传入上位机管理系统中进行数据的综合处理,并将最终触探曲线显示出来。整个过程具有无缆化、采集精度高、集成度高、存储量大、经济便捷等特点,最后通过现场试验验证了改造后的静力触探数据采集系统的适用性。

DDS在通用多通道数据采集卡中的应用

本文提出一种基于DDS和FPGA技术的通用多通道PCI数据采集卡的实现方案。采用DDS器件输出的信号经过整形分频后作为数据采集卡的采样时钟,从而实现了任意采样率的设定。同时,通过使用FPGA实现了多种可编程触发方式。

基于LVDS的高速数据传输技术实现

为实现高速数据采集系统中多路串行数据的内部传输,解决常规时钟同步所带来的时钟资源不足的问题,笔者采用异步通信方式在数据接收端设计了一种基于空间过采样的时钟数据恢复系统,通过介绍基于LVDS的高速数据传输技术,提出了基于过采样法的时钟恢复思想、原理解决方法,分析了时钟数据恢复过程,数据传输测试实验结果显示该系统可实现高速串行数据传输,为基于FPGA的高速数据传输,尤其是为多通道大数据量传输提供了可供参考的解决方案。

数据采集中的外部时钟及握手信号

前言 数据采集卡作为采集信号的接口为大家所熟知，然而，在市面上各种规格的板卡中，为什么有些提供外部时钟以及提供多种触发模式?还有的高速数字I／O卡为什么提供了握手信号的传输方式?相信部分读者并不是十分了解这些功能所带来的好处，以下将简单为大家介绍。

数据采集中的外部时钟及握手信号

0前言 数据采集卡作为采集信号的接口为大家所熟知，然而，在市面各种规格的板卡中，为什么有些提供外部时钟以及提供多种触发模式?还有的高速数字I／O卡为什么提供了握手信号的传输方式?相信部分读者并不是十分了解这些功能所带来的好处，以下将简单为大家介绍。

基于PXI的LVDS高速通信板卡设计

针对采集系统与计算机的高速数据传输问题,设计了基于PXI接口的通信板卡。板卡以FPGA为控制核心,控制LVDS进行数据采集,将数据通过PXI接口发送给计算机,通过WDM驱动结构完成PXI总线连接到计算机的软件接口,并编写上位机程序对板卡进行测速。不同于传统数据采集卡,没有采用专用的PCI芯片,单独以FPGA来实现PXI接口。测试证明,设计的通信板卡可以实现高速数据采集功能,速度可达107 MB/s,在节约成本的同时加快了PXI板卡的开发周期。

基于VXI总线的数据采集系统的设计

介绍了系统的硬件组成和软件设计。系统主要由Agilent公司的C尺寸VXI机箱E8403A和零槽控制器E8491B,以及我们自己开发的寄存器基的数据采集卡(16bits,10MHz)和时钟发生器构成。系统软件开发环境为NI公司的LabWin-dows/CVI。仪器驱动程序开发基于AgilentVISAI/O库,编程语言为C。

新型CML、LVDS和ECL接口系列

该系列包括NB7L32M、NB4N11M、NB4Nl1S和NB4L52四款产品。

LVDS多路分解器

10位多路分解器（DMUX）AT84CS001VTP具有可选的1：4或1：2输出比，最大时钟频率为2．2GHz，具有全微分I／O、LVDS兼容等特点，可在ADC和FPGA之间实现数据率达550Msps的连接。

意法半导体(ST)推出高速平面显示器接口 发送器将TTL信号转换成LVDS通道

意法半导体推出一种新型发送器，它可将24位视频数据转换成4个LVDS通道来驱动平面显示器。LVDS的应用降低了连接显示器的电缆的成本和尺寸。

数据转换器ADS6125

ADS6125（单通道）和ADS6225（双通道）均为具有可选并行DDR LVDS或CMOS输出的高性能ADC。在CMOS模式中ADS6125的功耗仅为415mW（ADS6225的功耗为500mW），这些器件是在其速度等级中功耗最低的单通道ADC，从而延长了高通道密度系统的电池使用寿命并提高了散热性能。这两款器件可支持正弦、LVCMOS、LVPECL、LVDS时钟输入和低至400m Vpp的振幅。

基于LVDS的并行高速AD接口逻辑设计与实现

随着高速AD在电子测量、宽带通信等领域的广泛应用,FPGA与高速AD的接口设计成为关键和难点,其性能影响应用功能的实现。基于FPGA驱动,实现了LVDS并行ADC配置方案以及时钟数据的时序同步;采用Xilinx XC7A200T芯片和HMCAD1520 AD芯片,实现了250 Msps×14 Bit×2通道的采集设计。逻辑仿真结果验证了设计的合理性,实际板卡测试正确。该系统接口逻辑简单,通用扩展性强,可为并行LVDS驱动高速AD数据采集设计提供有效可行的参考。

长虹ZLM41G-iJ机芯液晶彩电主板电路分析与故障维修(大)

9.LVDS接口电路各种不同规格的图像信号经主芯片UM1(MT5505)与外挂的DDR3组成的格式转换后,再经LVDS接口电路,将数字RGB信号转换成LVDS格式信号从上屏插座输出送往液晶屏TCON电路。该机芯主芯片送出的LVDS信号有两种:一种是1920×1080格式的LVDS信号,共10对LVDS信号(包括8对图像数据信号和2对时钟信号),从插座JP7输出,如图33所示;另一种是1336×768格式的LVDS信号,共5对LVDS信号(包括4对图像数据信号和1对时钟信号)。