期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于DSP Builder的非传统定点数加法器的设计
1
作者
熊伟
胡永辉
梁青
《西安邮电学院学报》
2008年第1期10-13,共4页
本文提出了利用DSP Builder来设计与实现非传统定点数加法器的新方法。DSP Builder是Altera公司推出的一个基于FPGA的系统级的数字信号处理开发工具,非传统定点数的加法器广泛应用于特殊用途的高速运算器中。本文采用优化技术,用DSP Bui...
本文提出了利用DSP Builder来设计与实现非传统定点数加法器的新方法。DSP Builder是Altera公司推出的一个基于FPGA的系统级的数字信号处理开发工具,非传统定点数的加法器广泛应用于特殊用途的高速运算器中。本文采用优化技术,用DSP Builder设计与实现了基于SD编码的无进位延时的快速加法电路,通过计算机仿真,取得了满意的结果。
展开更多
关键词
FPGA
DSP
BUILDER
SD编码
无进位延时
下载PDF
职称材料
题名
基于DSP Builder的非传统定点数加法器的设计
1
作者
熊伟
胡永辉
梁青
机构
中国科学院国家授时中心
西安邮电学院电子与信息工程系
出处
《西安邮电学院学报》
2008年第1期10-13,共4页
基金
陕西省教育厅科学研究计划项目(06JK198)
文摘
本文提出了利用DSP Builder来设计与实现非传统定点数加法器的新方法。DSP Builder是Altera公司推出的一个基于FPGA的系统级的数字信号处理开发工具,非传统定点数的加法器广泛应用于特殊用途的高速运算器中。本文采用优化技术,用DSP Builder设计与实现了基于SD编码的无进位延时的快速加法电路,通过计算机仿真,取得了满意的结果。
关键词
FPGA
DSP
BUILDER
SD编码
无进位延时
Keywords
field programmable gate array
digit signal process builder
signed digit code
no-carry delay
分类号
TN915 [电子电信—通信与信息系统]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于DSP Builder的非传统定点数加法器的设计
熊伟
胡永辉
梁青
《西安邮电学院学报》
2008
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部