基于CORDIC算法的时域交织结构NCO设计

论文对比了基于ROM查找表法和CORDIC算法实现数控振荡器(NCO)的芯片面积和速度,基于改进CORDIC算法,提出了一种时域交织结构的NCO设计,该结构可以在相同系统工作频率的前提下,大幅度提高输出信号的采样率和带宽。在Xilinx的FPGA平台完成设计功能仿真,仿真结果表明:设计的NCO工作速度可达500 MHz,采样率可达4GHz,输出信号带宽可达2 GHz,输出频率分辨率可达0.95 kHz,输出信号频率50 MHz时,无杂散动态范围为88.11 dBc。设计还基于40nm CMOS工艺,完成NCO的后端实现,并进行了流片,版图面积260×582μm^2,为5G通信系统中超过GHz的数控振荡器设计提供了一种可供选择的方案。

一种新型时域波长交织的无源光网络

提出了一种基于时域波长交织的新型无源光网络架构,阐述了其基本工作原理,并给出了一种系统实现方案以改善光接入网物理层的安全性,并降低ONU的能耗。基于该架构,针对一个2通道,速率为1.25Gb/s的系统进行了仿真验证。结果表明,该架构在保证安全性和降低能耗的同时,能够满足光接入网的要求,实现20km的无误码传输。

一种基于时间交织流水线架构的高速ADC设计

伴随着宽带雷达系统的发展,信号带宽越来越大,从而对模数转换器(ADC)的转换速度要求也越来越高。为满足宽带系统需求,需要ADC能够在数百兆甚至上GHz转换速度下实现较高精度的数据转换,这对ADC芯片设计提出了很高的要求。基于0.18μm Bi CMOS工艺,设计了一种时间交织流水线架构的超高速ADC,前端采用一个超高速高精度跟踪保持器,转换核心采用四路并行流水线时域交织工作,内部集成多相位时钟控制电路。实测结果表明:该ADC芯片在800 MS/s速度下性能良好,部分通道最高工作速度可达1.2 GS/s。

一种新型的级联并行过采样∑Δ调制器结构

本文提出了一种基于时域交织技术的级联∑Δ调制器新结构 ,保留了原有时域交织结构的速度优势 ,克服了它的缺点 ,且电路简单 ,具有实用价值 .对 1- 1级联、4路并行的情况进行模拟的结果表明 :新结构比普通 2阶∑Δ调制器 ,相同时钟速率下转换精度提高 3bit,同样精度要求下转换带宽扩大一倍 ,对各路增益失配等电路非理想因素不敏感 .

超高速模数转换器研究进展

光通讯、5G和毫米波通信等应用系统的快速发展对ADC的采样速率和输入信号带宽提出了更高的要求。受到功耗和工艺器件的限制,传统流水线型高速高精度ADC的采样速率和精度已接近瓶颈,无法满足高速通信系统的信号采样需求,需要更新颖的超高速ADC结构和设计技术。文章介绍了近年来超高速ADC在工艺和设计技术方面的研究进展,详细分析了近年来基于时域交织技术和FinFET工艺进行超高速ADC设计的研究成果和发展动态。