时序电路等价验证的触发器匹配

通常的时序电路等价性验证方法是将触发器按时序展开,从而将时序电路转化为组合电路进行验证。而一般在待验证的两个时序电路中,触发器是一一对应的,找到触发器的对应关系,时序电路的验证就会得到很大的简化。该文通过一种新的基于布尔可满足性(SAT)算法的自动测试模式生成(ATPG)匹配模型建立联接电路,使用时序帧展开传递算法比较触发器的帧时序状态输出,同时在SAT解算中加入信息学习继承等启发式算法,将时序电路的触发器一一匹配。在ISCAS89电路上的实验结果表明,该文算法在对触发器的匹配问题上是非常有效的。

书法的起、承、转、合

"起"、"承"、"转"、"合"分别表征着一次性书写过程的开端、发展、变化和结束。正是在起、承、转、合的连续性转换过程中,书法作为时间性艺术的特点得以清楚展现,书法是"时序展开"的艺术,具有很强的"音乐性",而这一切都是在书法时序展开的过程中通过用笔的起、承、转、合来实现的,正是书法用笔的起承转合体现了书法形式随机生成和变化的内在肌理。

一种可测性分析的新方法

提出一种基于时序泰勒展开图(TTED)的VLSI高层可测性分析(TA)新方法,以时序泰勒展开图(TTED)为关键敏化路径建模,建立起确定性和概率性故障的统一表示模型。利用符号变量获取线路的敏感性,并且考虑电路的单敏化和多敏化情况,进行电路的可测性计算和分析,取得了较好的效果,实验证实了该方法的有效性。