期刊文献+
共找到21篇文章
< 1 2 >
每页显示 20 50 100
基于粒子群算法的数字集成电路时序测试方法 被引量:1
1
作者 贾冕茜 《黑龙江工程学院学报》 CAS 2023年第4期20-24,共5页
数字集成电路技术随着科学技术的发展逐渐进步,数字集成电路时序测试是数字集成电路控制的重要部分,传统的数字集成电路时序测试方法的测试生成时间较长,无法满足目前的应用需求,因此,研究了基于粒子群算法的数字集成电路时序测试方法... 数字集成电路技术随着科学技术的发展逐渐进步,数字集成电路时序测试是数字集成电路控制的重要部分,传统的数字集成电路时序测试方法的测试生成时间较长,无法满足目前的应用需求,因此,研究了基于粒子群算法的数字集成电路时序测试方法。生成数字集成电路时序测试评价指标,构建数字集成电路时序测试模型,基于粒子群算法进行时序电路初始化处理,从而实现数字集成电路时序测试。实验结果表明,设计的数字集成电路时序测试方法的测试生成时间较短,测试效率较高,具有一定的应用价值。 展开更多
关键词 粒子群算法 数字集成电路 时序测试 测试模型
下载PDF
一种可扩展的高精度可靠IO时序测试方法
2
作者 苏平 高飞 +2 位作者 刘凯 张云飞 李兰兰 《网络安全与数据治理》 2023年第7期79-84,共6页
针对现有IO测试方法时序测量数量少、精度和可靠性低的问题,提出了一种可扩展的高精度可靠IO时序测试方法,实现了基于层次化的混合网络架构的统一时钟的可扩展大规模分布式IO时序测试系统。试验表明该系统在有效提高了IO时序容量规模的... 针对现有IO测试方法时序测量数量少、精度和可靠性低的问题,提出了一种可扩展的高精度可靠IO时序测试方法,实现了基于层次化的混合网络架构的统一时钟的可扩展大规模分布式IO时序测试系统。试验表明该系统在有效提高了IO时序容量规模的同时,保证了每个时序的测量时间精度,同时这种测量精度不会随层级增加而积累,各层级间误差一致性较高,可在满足大规模异步IO时序测试的同时,兼顾高精度和高可靠性,具有一定的实用价值。 展开更多
关键词 时序测试 分层网络 时间同步
下载PDF
一种基于时序路径的FPGA接口时序测试方法 被引量:5
3
作者 朱伟杰 周辉 +2 位作者 费亚男 阳徽 郭冠军 《航天控制》 CSCD 北大核心 2017年第4期79-84,共6页
针对航天高速高可靠FPGA接口时序测试,分析了FPGA接口类型及测试需求,介绍了一种基于时序路径的FPGA接口时序测试方法,结合时序路径模型,阐述了异步总线接口时序测试的测试流程和计算方法,并给出实际案例。该方法集成了功能仿真和静态... 针对航天高速高可靠FPGA接口时序测试,分析了FPGA接口类型及测试需求,介绍了一种基于时序路径的FPGA接口时序测试方法,结合时序路径模型,阐述了异步总线接口时序测试的测试流程和计算方法,并给出实际案例。该方法集成了功能仿真和静态时序分析的优点,特别适合极限工况下的FPGA接口时序验证,已经应用到多个航天高可靠FPGA接口测试中,与传统的动态门级时序仿真相比,能显著提高验证效率和测试覆盖率。 展开更多
关键词 时序路径 FPGA接口时序测试 静态时序分析
下载PDF
时序测试数据的粗糙集离散化方法研究
4
作者 安海忠 郑链 陈嶷瑛 《测试技术学报》 2002年第z1期49-52,共4页
用粗糙集理论研究时序测试数据,主要目的是从中挖掘出有用知识.但是原始信息表不能直接用粗糙集进行处理,而要求对信息表进行预处理,即离散化处理.时序信息表的离散化问题本质上可归纳为利用选取的断点对条件属性构成的空间进行划分问题... 用粗糙集理论研究时序测试数据,主要目的是从中挖掘出有用知识.但是原始信息表不能直接用粗糙集进行处理,而要求对信息表进行预处理,即离散化处理.时序信息表的离散化问题本质上可归纳为利用选取的断点对条件属性构成的空间进行划分问题,即把n维空间划分为有限个区域使每个区域中对象的决策值相同.时序信息表的粗糙集离散化算法可以根据给出的信息表求出所有可能的断点集,而且采用任意一种断点集,得到的新信息表不会引入冲突.本文对离散化问题进行了严格的数学定义,阐述了粗糙集离散化算法及启发式算法,并对几个主要问题进行了讨论. 展开更多
关键词 时序测试数据 数据挖掘 粗糙集 离散化 决策表
下载PDF
并行程序的时序测试
5
作者 梁煜 李舒 +1 位作者 张辉 韩承德 《计算机研究与发展》 EI CSCD 北大核心 1999年第9期1062-1068,共7页
并行程序的错误可分为进程间错误(interprocess fault)和进程内部错误(intraprocess fault).其中, 进程内部错误是由控制流错误造成的, 而进程间错误是由进程间的不合理时序关系造成的.... 并行程序的错误可分为进程间错误(interprocess fault)和进程内部错误(intraprocess fault).其中, 进程内部错误是由控制流错误造成的, 而进程间错误是由进程间的不合理时序关系造成的. 文中主要探讨了关于并行程序(以基于消息传递的分布式并行程序为主)时序测试中的一系列关键技术.为了能够简捷、较完备地反映并行程序的运行流程,文中首先构筑了一个同步序列模型,所有问题均在此模型的基础上进行讨论. 为了检测分布式并行程序同步序列的合法性,文中构筑了有效同步序列的形式规范.为使问题更加明了, 还提供了两个典型的聚类操作——树型广播与归并的有效同步序列的形式规范, 并总结了两个操作中的各同步事件间的时序约束规律.庞大的时序组合使得并行程序的测试难以实现, 因此文中提出了一种现实可行的测试策略——原子事件测试方法, 其思想方法是线性化同步序列使其仅由串行的原子同步事件组成。 展开更多
关键词 时序测试 并行程序 同步事件 软件工程
下载PDF
GaN收发多功能芯片在片集成测试优化
6
作者 陈金远 余旭明 +3 位作者 王逸铭 丛诗力 葛佳月 戴一凡 《固体电子学研究与进展》 CAS 2024年第4期315-318,共4页
为了解决传统开关集成测试方案中严苛的时序同步要求,根据GaN收发多功能芯片的在片电参数测试需求,采用环行器优化测试方案,减少芯片测试时序变量,提高了芯片测试程序的鲁棒性,并且利用去嵌入技术对系统的校准进行简化。通过典型器件的... 为了解决传统开关集成测试方案中严苛的时序同步要求,根据GaN收发多功能芯片的在片电参数测试需求,采用环行器优化测试方案,减少芯片测试时序变量,提高了芯片测试程序的鲁棒性,并且利用去嵌入技术对系统的校准进行简化。通过典型器件的测试对方案进行了验证,结果表明,环行器优化测试方案与传统的开关集成测试方案输出结果基本一致,优化测试方案是有效的。 展开更多
关键词 收发多功能芯片 在片集成测试 测试时序 鲁棒性 去嵌入
下载PDF
一种ATE测试向量时序优化算法 被引量:9
7
作者 陈辉 姚若河 +2 位作者 王晓晗 恩云飞 魏建中 《微电子学》 CAS CSCD 北大核心 2011年第2期310-314,共5页
介绍了自动测试设备(ATE)测试信号合成的基本原理,讲述了ATE测试时序的结构和特点,分析了VCD(Value Change Dump)文件的语法结构和特点,提出了一种ATE测试时序优化算法,包括VCD时间沿的修剪和分辨率降低原则。经过时序优化算法处理的VC... 介绍了自动测试设备(ATE)测试信号合成的基本原理,讲述了ATE测试时序的结构和特点,分析了VCD(Value Change Dump)文件的语法结构和特点,提出了一种ATE测试时序优化算法,包括VCD时间沿的修剪和分辨率降低原则。经过时序优化算法处理的VCD文件,在进行测试向量转换时,生成的测试时序中,定时沿的数量得到有效控制,测试波形数量明显减少,避免了ATE定时沿数量和波形存储深度的物理限制,保证了测试向量转换后编译的成功率。同时,定时沿和测试波形数量的减少,不仅提高了测试向量转换效率,还缩短了测试程序调试(Debug)时间,达到了提高集成电路测试程序开发效率的目的。 展开更多
关键词 自动测试设备 集成电路测试 VCD文件 测试时序 测试向量
下载PDF
飞控计算机硬件及全时序综合测试装置设计 被引量:2
8
作者 王乔 王民钢 陆建中 《计算机测量与控制》 2018年第5期29-32,共4页
针对飞控计算机在出厂前因无整体测试环境而无法进行全时序测试的问题,设计了基于DSP+FPGA的飞控计算机硬件及全时序综合测试装置;根据功能需求设计装置的总体架构,以DSP+FPGA为核心模块实现多种信号处理,通过构建ARINC429、LVDS和RS-42... 针对飞控计算机在出厂前因无整体测试环境而无法进行全时序测试的问题,设计了基于DSP+FPGA的飞控计算机硬件及全时序综合测试装置;根据功能需求设计装置的总体架构,以DSP+FPGA为核心模块实现多种信号处理,通过构建ARINC429、LVDS和RS-422通信链路完成数据通讯,实现对传感器、执行机构、安保机构、数据链等飞行器组件的模拟,构建出整体测试环境,在飞控计算机配合下完成硬件及全时序测试;测试结果表明该装置功能、性能及实时性满足飞控计算机全时序测试要求,实现了对飞控计算机真实工作环境的模拟。 展开更多
关键词 DSP 飞控计算机 硬件及全时序综合测试
下载PDF
数据挖掘在电子电路故障检测与分析中的应用
9
作者 王贝 《数字技术与应用》 2024年第1期88-90,共3页
在电子行业,如UPS(不间断电源)行业,发现电路板的错误时序并对其修订是很重要的一项工作。如果发现时序中出现故障,程序可以立即启动修复电路板。本文的目的是开发一种优化的时序测试方法,通过使用该方法能够发现时序中的异常,从而减少... 在电子行业,如UPS(不间断电源)行业,发现电路板的错误时序并对其修订是很重要的一项工作。如果发现时序中出现故障,程序可以立即启动修复电路板。本文的目的是开发一种优化的时序测试方法,通过使用该方法能够发现时序中的异常,从而减少故障检测时间。本文将数据挖掘技术用于时序检测,使用随机森林算法和K-means算法作为研究方法进行数据准备和数据挖掘,以优化电路时序的检测,并用于时序的修复。 展开更多
关键词 数据挖掘 随机森林算法 数据准备 时序检测 电子行业 电路板 时序测试 故障检测
下载PDF
一种多种接口时序兼容性验证设计方法
10
作者 杨帆 王哲 《化工自动化及仪表》 CAS 2023年第3期392-395,共4页
针对接口从设备兼容性弱的问题,提出一种多种接口时序兼容性验证方法,实现了灵活、方便、可控的接口从设备时序拉偏验证功能。
关键词 时序拉偏测试 接口从设备 物联网 时序逻辑验证 兼容
下载PDF
基于时序路径的FPGA时序分析技术研究 被引量:11
11
作者 周珊 王金波 王晓丹 《微电子学与计算机》 CSCD 北大核心 2016年第1期76-80,共5页
针对于航天高可靠FPGA测试时时序分析技术的重要性,根据多年FPGA设计测试经验对时序分析技术进行深入剖析,提炼出一套切实可行的时序分析技术,阐明了时序分析的分析对象,时序分析技术的主要方法,给出了时序分析时接口信号时序计算法则,... 针对于航天高可靠FPGA测试时时序分析技术的重要性,根据多年FPGA设计测试经验对时序分析技术进行深入剖析,提炼出一套切实可行的时序分析技术,阐明了时序分析的分析对象,时序分析技术的主要方法,给出了时序分析时接口信号时序计算法则,以及时序测试结果的分析准则;并把这套分析技术成功的应用到了多个航天高可靠软件的测试中,发现了很多由时序问题引起功能失效的重大问题,对其中常见的时序问题给予归类总结. 展开更多
关键词 时序分析技术 时序测试需求 延时计算准则 时序分析方法
下载PDF
基于MPLS VPN的气象宽带网络测试系统
12
作者 胡星 王彬 周琰 《计算机工程与设计》 CSCD 北大核心 2013年第3期774-777,914,共5页
针对MPLS VPN多节点间的QoS等网络性能的测试,分析了MPLS VPN网络的测试对象和测试特点,利用网格计算的思想,提出了一种分布式运行的网络测试软件设计方法。将控制、通信和测试模块分层封装形成独立子系统,并提出了一种基于时序构造不... 针对MPLS VPN多节点间的QoS等网络性能的测试,分析了MPLS VPN网络的测试对象和测试特点,利用网格计算的思想,提出了一种分布式运行的网络测试软件设计方法。将控制、通信和测试模块分层封装形成独立子系统,并提出了一种基于时序构造不同等级数据流的QoS测试算法,使用黑盒测试。通过气象宽带网络测试系统的实例,验证了设计与开销均较好的满足了MPLS VPN网络的测试需求,有效衡量运营商服务等级协议。 展开更多
关键词 气象宽带网 多协议标签交换虚拟专网 服务质量 分布式网络测试软件系统 时序QoS测试 黑盒测试
下载PDF
基于LabVIEW的多通道控制板供电测试系统设计 被引量:1
13
作者 何进 《长江工程职业技术学院学报》 CAS 2022年第4期13-17,共5页
针对某石油测井控制板性能测试的需求,设计了一款基于LabVIEW的多通道控制板供电测试系统。上位机LabVIEW供电测试系统通过4路USB通讯,控制由4台IT6332A程控直流电源组成的12通道电源输出阵列,同时对多块控制板进行供电测试。实验结果表... 针对某石油测井控制板性能测试的需求,设计了一款基于LabVIEW的多通道控制板供电测试系统。上位机LabVIEW供电测试系统通过4路USB通讯,控制由4台IT6332A程控直流电源组成的12通道电源输出阵列,同时对多块控制板进行供电测试。实验结果表明,系统能够按照设定的测试时序,为控制板提供多通道稳定可控的直流电源输出,准确地获取并存储测试参数,为控制板的性能测试提供了可靠的支撑。 展开更多
关键词 LABVIEW 控制板 直流电源输出阵列 供电测试 测试时序
下载PDF
时序电路测试中敏化路径选择研究
14
作者 王仲 宫云战 康葳 《装甲兵工程学院学报》 1998年第3期29-33,共5页
时序电路测试产生过程中,在进行敏化路径选择时会遇到失败问题.本文针对迭代组合阵列模型测试中产生的这些问题进行了有益的探讨,并提出了改进的时序电路测试产生算法,使之更加完善.
关键词 时序电路测试 迭代组合阵列 敏化路径
全文增补中
C919民用飞机飞控系统鉴定试验环境设计 被引量:3
15
作者 刘艳 陈经纬 《航空工程进展》 CSCD 2021年第6期153-160,共8页
C919试验环境设计为C919主飞控电子鉴定试验提供工具和手段,为机载设备适航检查提供支撑数据和证明材料。介绍C919飞控系统鉴定试验的必要性以及主要的试验类型,对C919飞控系统鉴定试验环境进行设计,包括试验环境的主要组成、功能以及... C919试验环境设计为C919主飞控电子鉴定试验提供工具和手段,为机载设备适航检查提供支撑数据和证明材料。介绍C919飞控系统鉴定试验的必要性以及主要的试验类型,对C919飞控系统鉴定试验环境进行设计,包括试验环境的主要组成、功能以及测试时序和监控逻辑的设计等,并对民用飞机飞控系统鉴定试验环境的设计结果进行测试和评定。结果表明:该设计能够满足民用飞机鉴定试验要求,易于工程实现,过程数据处理算法以及鉴定试验结论报告能够支持适航符合性要求。 展开更多
关键词 鉴定试验 测试时序 监控逻辑 民用飞机 飞控系统
下载PDF
用单片机对单稳集成芯片进行故障检测的方法研究
16
作者 宋跃 《邵阳学院学报(社会科学版)》 1997年第5期15-21,共7页
本文研究了单稳集成芯片的故障检测方法及用MCS—51单片机完成检测的硬软件设计。
关键词 测试时序 测试硬软件
下载PDF
A recoverable stress testing algorithm for compression and encryption cards
17
作者 Bao-jun ZHANG Xue-zeng PAN +1 位作者 Jie-bing WANG Ling-di PING 《Journal of Zhejiang University-Science A(Applied Physics & Engineering)》 SCIE EI CAS CSCD 2008年第10期1398-1405,共8页
This study proposes a recoverable stress testing algorithm (RSTA) for such special devices as compression/decompression card and encryption/deeryption card. It uses a chaos function to generate a random sequence, an... This study proposes a recoverable stress testing algorithm (RSTA) for such special devices as compression/decompression card and encryption/deeryption card. It uses a chaos function to generate a random sequence, and then, according to the random sequence, generates an effective command sequence. The dispatch of command obeys a special schedule strategy we designed for such devices, i.e., the commands are sent according to the command sequence, and the complete commands are put in a buffer for further result check. RSTA is used to test the HIFN compression acceleration card SAICHI-1000. Test results show that RSTA can make the card work continuously and adequately. 展开更多
关键词 Stress testing Random sequence Chaos function SYNCHRONIZATION CONCURRENCY
下载PDF
面向集成电路的多维仿真故障模型研究
18
作者 李贺 汪锋 《信息系统工程》 2019年第2期96-96,共1页
针对集成电路领域的高可靠性要求,论文对面向集成电路的仿真测试进行了分析研究,在功能仿真测试和时序仿真测试基础上融合了多维故障模型的方法,对集成电路产品质量的有效提升起到保障作用。
关键词 集成电路 功能仿真测试 时序仿真测试 故障模型
下载PDF
The weak form market efficiency investigation of American, European and Asian stock markets
19
作者 Nuray Ergul 《Chinese Business Review》 2010年第10期1-11,共11页
This paper investigates the empirical validity of the Weak Form Efficient Market Hypothesis for American, European and Asian stock markets. Random Walk Hypothesis is used to prove weak form efficiency in American, Eur... This paper investigates the empirical validity of the Weak Form Efficient Market Hypothesis for American, European and Asian stock markets. Random Walk Hypothesis is used to prove weak form efficiency in American, European and Asian stock indices. ADF and PP Unit Root Tests have been used to test unit root in time series of daily data of American, European and Asian stock indices. Results show that sample of stock markets are weak-form efficient in terms of the Random Walk Hypothesis. 展开更多
关键词 weak form efficiency Random Walk Hypothesis unit root tests
下载PDF
自保持接口在模拟芯核虚数字化测试中的优化
20
作者 李积惠 王红 杨士元 《清华大学学报(自然科学版)》 EI CAS CSCD 北大核心 2011年第S1期1487-1493,共7页
数模混合片上系统(SoC)正逐步成为片上系统的主导,而其中模拟芯核的测试问题是研究的难点之一。利用自保持模拟测试接口(SHATI)可以实现模拟芯核对外接口虚数字化,对其进行并行测试。该文对自保持模拟测试接口进行了面积优化,以减少片上... 数模混合片上系统(SoC)正逐步成为片上系统的主导,而其中模拟芯核的测试问题是研究的难点之一。利用自保持模拟测试接口(SHATI)可以实现模拟芯核对外接口虚数字化,对其进行并行测试。该文对自保持模拟测试接口进行了面积优化,以减少片上DFT(design for test)面积开销,并利用Hspice仿真实验验证了面积改进的可行性。同时,针对并行测试的测试激励调度问题,该文给出了测试时序设计的优化算法,并通过实际示例验证了算法的可行性。 展开更多
关键词 片上系统(SoC) 模拟芯核 自保持模拟测试接口(SHATI) 面积优化 测试时序
原文传递
上一页 1 2 下一页 到第
使用帮助 返回顶部