基于FPGA的PCI目标接口控制器的设计与实现

给出了一种基于FPGA实现PCI总线目标模块接口控制器的设计方案,用时序状态机来实现总线访问操作复杂的时序。给出了PCI总线配置空间的设计以及PCI接口控制器中时序状态机的实现。模式设计在Xilinx Foundation环境下通过VHDL源程序进行仿真、逻辑综合后下载到Xilinx公司生产的两万门的FPGA-XCS20内,效果令人满意。

CTCS-3级车载系统双系无扰动切换的可行性研究

为了增强CTCS-3级列车控制系统ATP车载设备的可靠性,在分析车载设备的外部接口与内部功能的基础上,结合时序状态机的相关理论分析,提出一种能够使得CTCS-3级列车控制系统ATP车载设备主备系无扰动切换的指导方法。针对该方法,结合相关功能点,进行分析,得出该方法的可行性,此研究成果对指导双系无扰动切换具有较大的实用价值。

基于CPLD的通用PCI扩展总线桥设计

阐述了使用CPLD实现通用PCI扩展总线桥的设计方法,并且介绍了用VerilogHDL语言进行PCI总线目标模块设计的方案,重点叙述了PCI扩展总线桥逻辑设计和VerilogHDL实现模块的设计,并给出了PCI扩展总线桥的仿真时序图。

基于CPLD的PCI总线接口设计

本文阐述了使用CPLD实现PCI总线数据采集卡的接口设计方法 ,并且介绍了一种用VHDL语言进行PCI总线目标模块设计的方案 ,详细介绍了配置空间的设置和时序状态机的设计方法。

ISP技术在PCI总线接口设计中的应用

本文介绍了使用Lattice公司的ISP器件ispLSI8840-110LB432芯片设计PCI总线数据采集卡的接口电路,并且用VHDL语言实现PCI总线目标模块的设计,详细介绍了配置空间的设置和时序状态机的设计方法。

基于CPLD的通用PCI扩展总线桥设计

本文阐述了使用CPLD实现通用PCI扩展总线桥的设计方法,并且介绍了用Verilag HDL语言进行PCI总线目标模块设计的方案,重点叙述了PCI扩展总线桥逻辑设计和Verilog HDL实现模块的设计,最后给出了PCI扩展总线桥的仿真时序图。

适用于CTCS-3级安全计算机平台的SBP安全总线设计

为解决CTCS-3级的安全计算机平台内部通信总线不安全的问题,设计一种能够满足EN 50159中有关安全网络需求的总线。该总线具备硬件二乘二取二,能够将应用层数据分组打包,且对应用层数据添加C R C编码和校验,并且能检测点对点链路连接状态的主-从之间全双工的数据通信等多项通信功能和安全保障功能。能够解决车载平台内部安全通信的问题,对安全计算机车载平台的研究具有重要意义。