时序电路设计方法的研究与改进

本文对传统的时序电路设计方法进行了研究，并且做了实际电路实验和EDA软件模拟，得到的输出工作波形是不合理的，经过分析，其原因是设计方法不妥。现提出一种改进的电路设计方法：当输入为数据信号时，其输出只与现在状态有关，而与输入无关；当输入为控制信号时，则输出与输入有关。实际电路实验及EDA模拟都证明了这种设计方法是合理的。

空间面阵CCD相机时序电路设计

文章介绍了空间面阵CCD相机工作模式和特点,以AT71201M面阵CCD器件为例,探讨了面阵CCD相机时序电路的设计要求和实现方法,对时序发生电路的功能进行了仿真分析。

“一般时序电路设计”的课堂教学及实践改革

分析了“数字电路与逻辑设计”课程中“一般时序电路设计”的内容的地位与作用,指出传统教学方法在设计较复杂电路时的局限性,为此完善了教材[1]对该部分内容的讲解,同时设计了一种基于A ctive-HDL 6.1和QUARTU S II4.1软件及可编程逻辑器件FPGA讲授“一般时序电路设计”的教学方法,实践证明该教学方法使用不多的课时就能让学生轻松的掌握复杂数字系统电路的设计。

卡诺图在同步时序电路设计中的应用

卡诺图是数字电路中不可或缺的工具,广泛运用于函数化简和电路设计中.将卡诺图应用在同步时序电路设计方面,分别讨论在利用D功能、JK功能和T功能触发器进行电路设计及电路自启动分析中卡诺图的应用技巧.结果表明,巧妙使用卡诺图能大大降低同步时序电路设计的工作量及设计难度,并有助于得到最简单的设计结果.

时序电路设计探讨

通过一个设计实例,说明时序逻辑电路设计前的选型工作非常重要,如果选型不合适就可能得出错误结果.该实例被国内一些教材所引用,选用该例具有一定的意义.另外,还指出在状态图的化简过程中,对重复状态的认定应十分谨慎,绝不可把相似状态作为相同状态处理.

一个时序电路设计实例分析

通过一个实例分析,介绍了同步时序逻辑电路设计的过程,并用实验方法对设计结果进行验证和分析,希望验证结果能对各位有所启发和帮助.

第三讲 FPGA设计的基本原则、技巧与时序电路设计

为缓解我国电子信息产业快速发展与核心技术人才紧缺的矛盾,中电网(ChinaECNet)在信息产业部的支持下,联合国际著名集成电路设计厂商和清华大学等国内顶级高校,隆重推出电子工程与集成电路技术培训项目。所开课程包括FPGA／PLD、数字处理器、嵌入式SoC以及模拟和射频技术等。其中,FPGA培训是与Altera公司和清华大学共同推出的,并最先开课。本刊将陆续整理培训的精华内容与读者分享。更多详情敬请登录http://training．chinaecnet．com/。

可自启动独热状态编码同步时序电路的设计

介绍了独热 (一对一 )状态编码法在设计同步时序电路中的应用。讨论了具有独热状态编码的同步时序电路的自启动的校正问题。

一种多CCD系统时序产生方法

本文介绍在亚像元系统中利用CPLD(复杂可编程逻辑器件)为系统提供全部时序的方法。介绍了亚像元系统的原理。重点进行CCD(电荷耦合器件)及信号预处理电路的时序分析,以及如何利用CPLD实现,为读者提供了设计CCD驱动时序和使用CPLD的一个实例。

探讨计数器设计的授课思路与方法

根据作者多年的教学实践经验 ,探讨了数字逻辑电路中二进制。

同步设计方法在CPLD中的应用研究

同步设计和异步设计是时序电路设计中的两种基本类型。通过在CPLD器件中同步设计方法和异步设计方法的应用对比,可知同步设计方法所得电路的工作频率较高且电路中不易产生竞争-冒险现象,因此在复杂可编程逻辑器件的设计中采用同步设计方法是保证电路高效、可靠工作的有效措施。

基于触发行为的J、K激励函数的最小化技术

以JK触发器为例,提出了一种基于触发器行为的J、K激励函数的最小化技术.通过其与目前国内教科书中介绍的基于触发器次态函数最小化技术的对比与分析,证明了新的最小化技术是一种更行之有效的求最小化J、K激励函数的方法,对简化时序电路结构具有实用意义.

数字电子技术教学中的若干问题探讨

针对《数字电子技术基础》(第六版)教材,结合教学过程中存在的问题提出教学新思路。教学实践表明,通过新思路可以让学生快速地求解问题,避免出错,取得良好的教学效果。