基于模块抽象视图的时序预算方法的研究

为了在芯片设计中优化模块的接口时序约束,提高顶层和模块时序收敛的一致性,缩短设计周期、减少工具的计算量,提出将做完布线优化后模块的抽象视图合并到顶层做时序预算,根据预算结果为模块提供更加精确的接口时序约束.在做完时序预算后,将模块的接口时序约束应用到模块设计中做进一步优化,模块的时序收敛后将模块拼装到顶层做时序分析,发现顶层和模块之间的时序是收敛的.结果表明使用模块的抽象视图在顶层做完时序预算后优化模块,可以使顶层和模块之间的时序更容易达到收敛,提高顶层和模块时序收敛的一致性.

芯片层次化物理设计中的时序预算及时序收敛

在深亚微米阶段,层次化物理设计已经成为主流,时序收敛受到越来越大的挑战。随着工艺的进步,线延时已成为时序收敛的关键。若在时序预算阶段不考虑物理信息,将会给项目带来极大风险。针对深亚微米芯片的物理设计特点,充分考虑各种物理因素对时序的影响,提出了一种物理感知时序预算、时序收敛方法。经过多款45nm、65nm工艺芯片的实践表明,该方法达到了时序快速收敛的目标。