CCD时序驱动电路设计

文中以IL-C6-2048C型CCD为例,介绍基于CPLD的CCD时序驱动电路的设汁方法。结果表明,本设计各项参数及指标均符合实际工作需要。此方法也可适用于其它类型的CCD驱动电路设计。

基于EMCCD的驱动电路设计

提出了一种高速EMCCD图像传感器CCD97时序驱动电路的设计方法。采用FPGA进行时序逻辑设计,利用EL7457集成器件对标准时钟进行电平转换。分立电路对快速高压(电子增益)时钟进行电平转换,从而建立EMCCD工作环境。仿真与实验结果表明,该方法能提供多路驱动时序,驱动频率高,硬件电路简单,编程方便,具有较好的性价比及应用推广价值,已用于CCD图像采集系统的研制。

超大阵列CMOS图像传感器时序控制驱动电路设计

分辨率是CMOS图像传感器最重要的指标之一,分辨率越高,意味着像素阵列越大,像素阵列横向尺寸的增大对时序控制驱动电路的驱动能力提出了更高的要求,纵向尺寸增大也使得延迟影响行选信号的正常产生.本文研究了超大阵列CMOS图像传感器时序控制驱动电路.在像素阵列尺寸确定的情况下,采用左右两端同时驱动来提高控制电路的驱动能力,分析了寄生效应对时钟走线的影响,提出一种将移位寄存器时钟反向接入的方法,在不增加额外版图消耗的前提下提高了电路的可靠性.此外传感器尺寸较大,因此将时序控制驱动电路设计成可重复单元,再进行拼接.基于110 nm CMOS工艺,设计了超大阵列CMOS图像传感器时序控制驱动电路,并进行了2 k×2 k的样品芯片设计.配合2-share型5T像素结构,时序控制驱动电路可以实现滚筒模式、滚筒像素合并模式、全局模式3种模式的切换,并且可以开启高增益模μm式来获得低光照条件下的良好表现.样品芯片的像素尺寸为6μm×6μm,单侧行驱动电路尺寸为2 256μm×12 288μm,芯片整体尺寸19 300μm×19 500μm,帧频2帧/s,每行行选时间24.36μs,左右两端同时驱动,左右两侧信号差小于5 ns.

基于CPLD技术和VerilogHDL实现CCD驱动电路设计

针对电荷耦合器件CCD在进行图像扫描时需要稳定的外部驱动电路支持才能工作,而以往设计的驱动电路存在体积大、易受干扰等缺点,以TCD1703C为例,设计出一种基于复杂可编程逻辑器件(CPLD)的时序驱动电路。本驱动电路各模块采用VerilogHDL语言编写,减少了驱动电路体积,同时具有较好的稳定性和保密性。

SiC BJT的新型高速低损驱动电路设计

SiC BJT新型器件是IGBT器件的有力竞争对手,由于SiC BJT是电流型器件,设计适应于SiC BJT的电流型驱动电路非常重要。针对传统双电源阻容RC(resistance-capacitance)驱动电路的不足,设计了一种双电源阻性时序驱动电路。该驱动电路由开通支路、稳态支路和关断支路3个支路组成,通过延时电路产生不同的驱动信号,分别控制3个驱动支路。该结构可以解决传统RC驱动电路的占空比问题和驱动振荡问题,和传统RC驱动电路相比较,其驱动损耗减小很多。为了验证新驱动电路的优势,对两种驱动电路分别进行LTSPICE仿真,并制作了对应的驱动样板,仿真和实验结果验证了所提出方案的良好驱动性能。

一种新型CCD的驱动时序产生方法

随着CCD应用的日益广泛,传统的时序驱动电路设计已不能满足CCD应用的需要。以一种新型ILX526A CCD为例,简要分析其结构原理和驱动时序特点,给出设计其时序驱动电路需要注意的问题,最后结合可编程逻辑器件CPLD和硬件描述语言VHDL,完成该CCD的驱动电路设计,并进行仿真和实验测试。结果表明所设计的CCD驱动电路具有硬件电路简单、集成度高、可靠性好的特点,能够满足ILX526A芯片多路驱动时序的要求。