期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
时延驱动的VLSI版图规划算法
被引量:
2
1
作者
戚肖宁
冯之雁
严晓浪
《电子学报》
EI
CAS
CSCD
北大核心
1995年第2期103-105,共3页
本文提出了时延驱动布图规划(TimingDrivenFloorplanning)的思想。在用改进的广义力矢量法优化功能单元间连线时延的同时,运用非线性规划的方法进一步优化关键路径上功能单元的时延及连线时延,结果表明,...
本文提出了时延驱动布图规划(TimingDrivenFloorplanning)的思想。在用改进的广义力矢量法优化功能单元间连线时延的同时,运用非线性规划的方法进一步优化关键路径上功能单元的时延及连线时延,结果表明,这是一种有效的优化版图时延的方法。
展开更多
关键词
VLSI
集成电路
时延驱动布图
布
图
规划
下载PDF
职称材料
题名
时延驱动的VLSI版图规划算法
被引量:
2
1
作者
戚肖宁
冯之雁
严晓浪
机构
杭州电子工业学院ICCAD研究所
出处
《电子学报》
EI
CAS
CSCD
北大核心
1995年第2期103-105,共3页
基金
国家"八.五"重点科技攻关项目
文摘
本文提出了时延驱动布图规划(TimingDrivenFloorplanning)的思想。在用改进的广义力矢量法优化功能单元间连线时延的同时,运用非线性规划的方法进一步优化关键路径上功能单元的时延及连线时延,结果表明,这是一种有效的优化版图时延的方法。
关键词
VLSI
集成电路
时延驱动布图
布
图
规划
Keywords
VLSI,Timing driven layout,Floorplanning
分类号
TN470.7 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
时延驱动的VLSI版图规划算法
戚肖宁
冯之雁
严晓浪
《电子学报》
EI
CAS
CSCD
北大核心
1995
2
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部