超大规模集成电路的时钟偏斜及其补偿技术

微处理器急剧增长的性能要求对时钟分布网络设计提出了严峻的挑战,45nm以下的后纳米电路阶段,时钟偏移调整、片内外时钟相位的同步、低功耗时钟分布网络设计是高速时钟分布网络设计面临的关键问题。本文介绍了有关时钟偏斜的背景知识,总结了近年来微处理器时钟偏斜补偿技术的最新进展,并对其可能的发展方向进行了展望。