网络时间协议实现分布式系统内时钟同步的原理分析

在某些关键应用中,分布式系统对系统内时钟的一致性要求是比较高的、网络时间协议作为一个Internet称准协议,可以作为分布式系统时钟同步的有效工具.本文介绍了网络时间协议的基本模型和体系结构,并着重分析了使用网络时间协议实现时钟同步的基本原理.

分布式网络系统中时钟同步的实现

分布式网络系统对时钟同步的需求日益迫切，要求也越来越高。文章针对分布式舰载网络系统提出了采用NTP协议的分层式混合时钟同步方案，并描述了方案的实现。

分布式网络监控的时钟同步问题研究

介绍了CNIC分布式网络监控器及其时钟同步问题,根据分布式监控对NTP的需求,设计了相应的部署方案,并对NTP服务的运行情况进行了分析。

高性能VLSI设计中时钟分布网络的问题与解决方法

本文介绍了深亚微米工艺下高性能VLSI芯片中时钟分布网络设计所面临的问题,总结了时钟分布网络设计的一般方法,最后指出了时钟分布网络设计研究的发展方向。

DTRC:针对变频时钟功耗优化片上谐振网络

针对片上谐振时钟网络在变频环境下功耗优化能力减弱问题,提出了一种基于可调数字延时控制单元的谐振时钟网络结构———关断调节式谐振时钟电路(DTRC),该结构可有效改善谐振电路在变频环境下的整体功耗优化情况。产生这一问题的根本原因是在系统电感和电容值确定后,电路本征谐振频率固定,对于传统结构,当时钟工作频率偏移谐振频率,谐振电路功耗优化能力减弱,甚至恶化。本文在12 nm Fin-FET工艺下实现完整时钟分布网络(CDN),后仿结果表明,通过调整谐振电路驱动单元关断时间,在时钟1~5 GHz频率范围内,相比传统无谐振电路实现18%~46%功耗优化,相比已有谐振时钟电路实现13%~54%功耗优化。

无线传感器网络的分布扩散时钟自同步协议研究

针对大规模无线传感器网络同步协议的精度较低、可扩展性差的问题,提出一种分布式扩散时钟自同步协议(DDCSS);DDCSS是一个局部、并行执行的协议,基于分布式扩散的思想,以节点能量、分布和平均传输时延为依据,每轮动态地选取执行局部扩散的一组主节点和扩散节点,把主节点域内的节点平均时钟扩散有限的跳数,周围节点以接收的所有主节点域平均时钟取平均更新本地时钟,采用互扩散的方法使节点时钟近似同步到网络节点的平均时钟上,从而实现全网的时间同步;与RBS、TPSN协议相比较,该协议收敛速度较快,另外消除了误差累积,同步误差较低,扩展性较好。

无线传感器网络中延迟补偿的分布式时钟同步算法

时钟同步为无线传感器网络中的节点处理分布式任务提供了一个共同的时间参考,无线传感器网络需要精确的时钟同步来保持数据的一致性和协调性,但是同步过程中的不确定性延迟会严重干扰同步参数的计算。为了消除消息延迟的不确定性对时钟同步的影响,本文考虑高斯分布的消息延迟,建立了新的时钟同步模型,并基于卡尔曼滤波和分布式时钟同步算法,提出了一种能够有效处理延迟影响的时钟同步算法,该算法使用广播的单向通信方式,所有参数可以在接收端独立更新,另外考虑了以计算的全局时间为参考更新偏差来提升同步精度。使用5个节点进行MATLAB仿真实验和nRF52832硬件验证,在微秒级延迟下,本算法的同步精度可以维持在10μs,相较于其他算法,本算法维持了很好的同步精度和稳定性。

一种低功耗低偏斜的无缓冲谐振时钟分布网络设计

作为下一代时钟分布技术的有力竞争者,谐振时钟机制具有低功耗、低偏斜的显著优势,但设计方法的缺乏导致该技术在同步数字系统中的应用受到严重制约。为解决这一问题,提出了一种面向无缓冲谐振时钟分布技术的物理设计方法,能够结合现有设计流程,有效实现谐振时钟网络设计。该方法基于SPICE分析并优化与谐振时钟网络相关的设计参数,保证整个物理设计快速收敛于目标频率。通过一块乘法器电路验证了该设计方法,带有寄生参数网表的SPICE结果显示,与采用树型和网格型时钟分布网络的同步电路相比,基于无缓冲谐振时钟网络的同步电路时钟系统功耗降低最高可达64%,总功耗降低16%以上。此外,无缓冲时钟网络的时钟偏斜小于时钟周期的2%。

面向合作目标的多无人机时钟同步算法

针对具有随机通信时延的无人机集群的分布式时钟同步问题,提出一种基于合作目标的多无人机时钟同步算法。结合合作目标的运动参数信息和状态估计信息,将时钟同步问题转换成时钟偏差和时钟漂移估计问题,给出了基于优化的同步时间估计方法,并通过最大似然估计方法校准时钟偏移和时钟漂移。最后,针对线性和非线性观测模型以及不同的观测噪声法方差进行了仿真。仿真结果表明,所提算法具有较高的时钟同步精度,初始偏差估计误差可稳定在毫秒级别,时钟速率估计误差可稳定在0.2 ms/s,且观测噪声方差越小的情况下精度越高。所提方法对随机通信时延、节点故障和动态拓扑情况具有良好的鲁棒性,可有效实现无人机集群在GNSS拒止环境中的时钟同步。

分布式无线传感器网络及其应用核心技术研究

提出一种分布式无线传感器网络体系结构,阐述了相关理论观点,分析其应用价值与研究现状;以减少传感器对网络的依赖为原则,增强传感器感知能力和感知精度、网络强壮性和容错性,并以传感器低功耗为研究思路;设计了以ARM体系结构32bRISC(ReduceInstructionComputer)微处理器、uC/OS- 嵌入式实时操作系统、轻量级TCP/IP网络协议LwIP(LightweightTCP/IPStack),TR1000无线通信模块为核心的一种基于Internet的分布式微型无线网络传感器.

分布式时隙同步抗时钟频率不一致性能分析

针对节点时钟频率不一致而引起时隙漂移的情况,分析分布式时隙同步算法的性能。通过把一个时隙周期内的累积时钟偏差等效为时隙相位偏差,建立干扰模型,证明了采用分布式平均的时隙互同步算法可以避免节点时隙偏移量随时间的累积,并将节点之间的最大时隙偏差控制在一定范围内。最后,用计算机仿真和实物测试验证了分布式时隙同步算法可以保证节点之间的同步。

mesh结构NoC的时钟网络研究

分析了m esh结构N oC的3种时钟网络,针对同步时钟网络瞬时功耗大,非对称瀑布网络(w aterfall)和对称瀑布网络通信延迟大的弊端,提出并设计了一种混合结构的时钟网络。并以4×4混合结构时钟网络为例,计算得出该时钟网络的最大通信延迟为非对称瀑布网络的12.5%,局部单方向数据流的通信延迟约为对称瀑布网络的25%,芯片的瞬时功耗约为同步时钟网络的50%。

分布式试验系统管理中的时钟同步技术研究

在对时钟同步技术进行系统研究的基础上,着重讨论和分析了网络时间协议(NTP)。应用基于NTP协议的时钟同步方法和主从服务器时钟同步策略,实现了分布式试验系统的时钟同步,保证了各种试验数据之间的时间相关性。

SDN/NFV技术与CDN网络融合发展浅析

引言 CDN网络是一种通过解决负载均衡、分布式存储、网络请求重定向和内容管理等一系列网络问题，降低因用户大访问量造成网络拥塞风险的全局策略化部署的系统架构。从其诞生起，传统IP网络时期内容推送的“集中与分散”两难选择得以解决，传统网络瓶颈被打破，而且客户网络响应速度大幅提升，业务覆盖面得以拓宽。

基于分布式binning策略的CDN负载均衡技术

提出了一种基于Distributed binning策略的负载均衡算法。该算法利用服务器上客户集群拓扑信息的文件访问历史记录,对文件的"冷热"程度进行分析,有效地完成对"热"文件内容分发,并利用客户端提供的拓扑信息以及服务器提供的拓扑信息和负载,有效地完成内容的路由,使用户可以就近取得所需的内容,缓解Internet网络拥挤的状况,提高用户访问网站的响应速度。

煤矿分布式监控系统设计中时钟同步问题研究

文章针对在网络环境上构建分布式应用的时钟同步问题进行了深入研究,对网络中常用的时钟同步方法进行了综述,对被动式时钟同步实现原理进行详细研究.最后介绍了基于NTP的被动式时钟同步系统的实现方法,并给出了实现框图.

基于CAN/LIN混合车身网络的时钟同步算法

针对分布式车身网络控制,提出基于CAN/LIN混合网络的时钟同步算法。首先,进行分布式车身网络设计和协议设计,根据物理结构划分为3个CAN/LIN网关,每个网关挂不多于6个LIN节点,主网选择J1939作为通信协议,子网采用LIN总线通信;其次,针对主网建立相对时钟算法,主节点利用其自身CPU时钟定制整个主网络的全局时钟,进而统一所有CPU时钟。针对子网提出对时间触发和事件触发并存的动态调度策略,基于基本时间片和系统矩阵,将上行消息作为事件型消息、将下行消息作为周期型消息进行动态调度。通过台架验证表明,主网可在10 us以内同步,子网具有较好的时效性和调度性。

网络时钟同步的精度测量

时间同步技术是分布式操作系统中的一个经典问题。随着计算机网络技术迅猛发展，分布式应用的普及，这个问题被赋予新的内涵。分布在不同主机中的应用相互协调，共同完成一项任务时，需要这些系统间有一个准确、统一的时钟。

基于分布式模拟机制的片上网络硬件模拟系统

针对基于现场可编程门阵列的DART模拟器可扩展性较差和模拟精度较低的问题,提出一种硬件友好的分布式模拟机制。该机制在模拟中采用隐式同步方法,以节点内计数器和节点间缓冲队列取代集中式控制器,将时序同步和计数任务交给每个节点自行处理,从而提高模拟速度。基于该机制,设计并实现片上网络硬件模拟系统。实验结果表明,该系统能达到与业界权威BookSim模拟器同级别的模拟精度,模拟速度可达BookSim模拟器的200倍,相比DART模拟器能获得21%的速度提升,并且具有较好的扩展性。

一种低功耗的混合谐振时钟分布机制

提出了一种低功耗的混合谐振时钟分布机制,通过改进的旋转行波振荡器产生和分布方波形全局时钟信号,采用基于片上变压器的谐振电路产生局部谐振时钟信号.在SMIC0.13μm CMOS工艺下,对目标频率为1.91GHz的混合时钟网络进行了设计和仿真,能够显著降低时钟系统功耗.