GSM 组网中由于参考源与本地晶振频率偏移过大导致 的时钟参考源异常告警

本文主要对 GSM 组网中由于参考源与本地晶振频率偏移过大导致的时钟参考源异常告警问题进行故障定位及故障处理方法。 从 GSM 网络的工作基本原理出发,结合各版本的系统指导文件,分析频率同步模式下锁相环状态变更情况,得出参考源的频率与本地晶 振频率偏差太大所致,设置跟踪时钟范围限制开关 SET BTSCLK 后恢复。

地球站传输码流节目时钟参考异常实例分析与处理

本文通过分析广西广播电视地球站一起码流传输异常案例,介绍了节目时钟参考(PCR)在码流传输中的作用、PCR异常造成的码流传输影响以及分析与处理过程。

射频与基带参考时钟不同源对GPS载波相位平滑伪距定位的影响

无论GPS接收机的射频和基带参考时钟是否同源,都不会影响伪距定位。然而,对于载波相位平滑伪距定位,本文的理论分析表明:在新增卫星时,射频和基带参考时钟不同源将使新增星和原有星的平滑伪距钟差产生偏差,进而导致大幅度定位误差。在时钟同源和不同源两种条件下,利用自研的GPS基带芯片"航芯2E",开展了大量硬件实验,验证了理论分析的正确性。论文得出的载波相位平滑伪距定位的接收机其射频和基带参考时钟必须同源的结论,对于GPS射频和基带芯片的模块化、系列化的规划和设计具有指导意义。

2 Mb/2 MHz参考时钟转换设备的系统设计与实现

讨论了 2Mb/ 2MHz参考时钟转换设备的基本性能、应用、系统结构及其实现。

MPEG-2数字视频广播传输流中节目参考时钟的处理

MPEG 2标准系统层中定义的传输流已经在事实上成为数字电视领域中系统层传输的普遍标准。数字视频广播系统中传输流的处理由复用器完成。由于节目参考时钟是编解码器中共同系统时钟的标签 ,精确度要求非常严格 ,因此复用器研制的一个难点就是节目参考时钟的处理。文中利用复用器的传输流输出端对节目参考时钟进行精确插入 ,充分利用了数字信号处理器和 9位先入先出缓存的特性 ,精确而简易地满足了数字视频广播系统的时序要求。

一种集成占空比校准的低杂散参考时钟倍频器

为降低小数分频模拟锁相环的相位噪声,并改善采用传统异或门倍频器对参考时钟进行倍频时引起的锁相环输出杂散,提出了一种集成占空比校准的低杂散参考时钟倍频器.该倍频器对输入时钟进行倍频后输出参考时钟到锁相环,通过降低锁相环的分频比有效降低了锁相环输出信号的相位噪声.针对由倍频器输入时钟占空比误差引起的参考时钟频率抖动及锁相环输出杂散恶化,该倍频器通过数控边沿调整技术在较大误差范围内进行占空比粗调,然后通过模拟占空比校准环路进行高精度占空比校准,两种校准方式根据所提出的占空比校准控制算法协同工作,在扩大校准范围的同时提高了校准精度.仿真结果证明可以将100 MHz输入参考时钟占空比误差从13.8%降低至0.007%,且倍频输出频率误差低至380×10-6.基于40 nm CMOS工艺对该倍频器进行流片验证,测试结果表明:该倍频器能够使锁相环输出信号的带内噪声降低约6.67 dB,量化噪声降低约5.61 dB,且占空比校准后,能够将锁相环输出信号频谱中距离载波1/2参考时钟频率偏移处的杂散降低约9.52 dB;通过倍频器对锁相环的参考时钟进行倍频能够有效降低锁相环的带内噪声和量化噪声,对倍频器输入时钟的占空比进行校准能够有效降低锁相环输出频谱中的杂散.

基本参考时钟的定时特性

建议Ｇ．８１１概述对用作同步网基本参考时钟的定时装置的最低要求。这些网络包括公共交换电话网和同步数字系列网。

SoC时钟解决方案的新选择：全硅无晶参考时钟

苏州芯通微电子有限公司于2009年成立，是一家专注于低功耗、低噪声模拟和射频集成电路的IP设计服务公司。

使用增强型主参考时钟(ePRTC)标准,通过精确时间架构应对5G弹性挑战

Microchip Technology Inc.新兴产品频率和时间系统主管Eric Colard移动运营商需要为其5G网络提供高精度时间和相位保护,但是当依赖全球导航卫星系统(GNSS)时很难做到这一点,因为全球导航卫星系统很容易因人为干扰、欺骗或自然现象而导致长时间无法使用。增强型主参考时钟(e PRTC)为移动网络运营商提供一种令人高枕无忧的解决方案:即保持功能,它拥有解决问题所需的精度、可靠性和性能。要成功部署ePRTC,需要充分了解构建可靠、弹性的精确时间架构所需的关键要素,包括最符合网络运营商要求的时钟和其他相关系统。

基于VCTCXO的高稳定度时钟设计

高稳定度时钟广泛应用于广播电视播出发射系统中。基于GPS授时功能,将GPS秒脉冲信号(1 PPS)分频处理,可大大减少随机误差,时钟用分频后的1 PPS微调,可得到高稳定度时钟。利用低成本的VCTCXO和STM32F051单片机等器件设计了一个高稳定度时钟模块,介绍了设计思路及设计过程,包括电路框图、程序流程等,经测试,频率均方误差小于2×10-9。时钟模块成本低、体积小、使用灵活,具有较高的应用价值。

通信网时钟同步方案

本文介绍了电信网络时钟同步的基本概念、组网思路，并就目前广电系统一般省内信息通信网组网的现状，提出了时钟同步的解决方案。

一种四分之一速率时钟数据恢复电路设计

近年来,时钟数据恢复(Clock and Data Recovery,CDR)电路在高速通信中发挥着非常重要的作用。本文介绍了一种用于非归零(Non-Return to Zero,NRZ)码的无参考时钟四分之一速率的CDR电路。设计了满足四分之一速率的鉴相器(Phase Detector,PD),并采用SMIC 180nm工艺搭建完整电路系统进行仿真验证。

NxN MIMO基站与外部时序参考同步

针对电信基站，系统架构师需要花费相当多的精力和时间设计高性能时钟和正弦波振荡电路。单芯片收发器虽然整合了许多此类信号发生器，但仍然需要一个参考时钟。一个网络中的各基站一般相互同步，因此该参考时钟必须与一个全网络时序信号保持时序一致。本文讨论一个高性能时钟发生器如何配合一个或多个集成收发器工作，

Silicon Labs推出业界最低抖动且完全兼容同步以太网标准的时钟产品

高性能模拟与混合信号IC领导厂商Silicon Labs宣布针对基于同步以太网（SyncE）标准的高速网络设备推出业界最低抖动、最低功耗和最高频率灵活性的定时解决方案。通过提供任意频率合成和行业领先抖动性能（263fs RMS）的组合优势,新型Si5328精确时钟倍频器和抖动衰减器能够满足电信级以太网交换机和路由器对超低功耗物理层参考时钟的需求。

本地网时钟改造的研究与探讨

各大运营商需要改造现有的时钟网络,支持BDS(北斗卫星导航系统)/GPS(全球定位系统)双模授时。从时钟改造的内容上看,有地面同步网的改造、承载网的改造或终端设备的改造。以H市本地网时钟改造为例,对比承载网时钟改造与终端设备时钟改造,前者有着改造设备数量少、工程造价小、工程用时短等优势。不同场景下使用不同的改造方案,有效地利旧现有资源,降低网络改造带来的风险.

Silicon Labs推出PCI Express Gen5时钟和缓冲器

Silicon Labs(亦称“芯科科技”)推出了满足最新一代PCI Express(PCIe)5.0规范的完整时钟解决方案组合,能够提供同类最佳的抖动性能,且具有显著的设计余量。Si5332任意频率时钟系列产品可生成抖动性能达140fsRMS的PCIe Gen5参考时钟,优化了PCIe SerDes性能,且同时满足Gen5规范并有余量。Si5332时钟能够生成PCIe和通用频率的任意组合,可在各种应用中实现时钟树整合。

音频/视频时钟发生器LMH1983

美国国家半导体公司（NationalSemiconductorCorporation）出一款适用于专业应用和广播视频设备的全新三速（3G，HD／SD）音频，视频时钟发生器。在应用这类视频设备时无需加设外部时钟进行调整。这款型号为LMH1983的时钟发生器可为多种不同应用提供必要的视频和音频参考时钟。此外，该款高度集成的芯片输出抖动达到业界最低，仅为40ps（峰峰值），

Silicon Labs推出业界首家性能和功耗领先的PCI Express Gen 5时钟和缓冲器

Silicon Labs 日前推出了满足最新一代PCI Express■(PCIe■)5.0 规范的完整时钟解决方案组合,能够提供同类最佳的抖动性能,且具有显著的设计余量。Si5332 任意频率时钟系列产品可生成抖动性能达140fs RMS 的PCIe Gen 5 参考时钟,优化了PCIe SerDes性能,且同时满足Gen 5规范并有余量。Si5332 时钟能够生成PCIe 和通用频率的任意组合,可在各种应用中实现时钟树整合。