基于多项式符号运算的时钟周期确定新方法

采用多项式符号代数理论建立了包含时序元件的整个同步时序电路的统一多项式符号描述形式,并采用WGL(weighted general lists)模型进行多项式的符号运算.在时序电路统一多项式描述和及其WGL运算的基础上,通过对有限状态机的简化比较,提出一种完全考虑周期的时序特性的时钟周期确定算法.该方法打破了传统上认为时钟周期要不小于实际传输延迟的认识;通过对多种现有方法的实验比较,该方法可以在不增加计算复杂度的情况下比现有方法找到更精确的时钟周期;实验还表明电路正常工作的时钟周期可以在不使用流水的情况下比实际传输延迟小很多.

一种调度引导的时钟周期选择算法

提出一种新颖的调度引导的时钟周期选择算法,通过连续时间域的调度,引导时钟周期的选择。与基于冗余时间的启发式算法相比,该文算法能够在各种资源配置条件下选择出有助于优化电路性能的时钟周期。高层次综合基准测试电路的实验数据表明新方法的有效性。

基于时钟周期的VHDL模拟算法

为了提高ＶＨＤＬ模拟器运行速度，使用了一种基于周期算法．这种算法利用同步电路的特点，通过忽略周期内部的定时信息得到很高的模拟性能．其缺点是这种算法只适用于同步描述．在实现ＶＨＤＬ模拟器过程中，设计了基于周期算法模拟核心和事件驱动算法模拟核心，对同步描述和非同步描述分别使用不同的模拟核心模拟，体现了协同模拟概念．经过实验，可知基于周期算法可以比较显著地提高ＶＨＤＬ模拟器速度．

TKScope嵌入式仿真开发平台讲座(28) TKScope新增支持SyncMOS公司1T时钟周期芯片

TKScope是广州致远电子有限公司2008年隆重推出上市的一款高性能通用型综合仿真开发平台，支持仿真全系列的8051、ARM、DSP、AVR、C166、C251、MX等内核；与当前全部主流IDE环境无缝嵌接，如TKStudio、Keil、ADS、SDT、IAR、CCS、RealVJew、AVRStudio等，保证您的开发平台始终如一，并具备其高级调试功能。同时，TK—Scope内嵌64路专业的逻辑分析仪，可发现调试中的任何逻辑细节，zlgLogic高级软件全面支持。

使用时钟周期约束的优势

通过赛灵思ISE及工具行为方式深入了解TS_clk约束,在FPGA设计方案中获得高效率时序收敛。

平板视频显示的周期性非均匀时钟校正方法

实际的视频图象源是针对以ＣＲＴ为显示器件的系统设计的，已进行过γ校正，因此对于用具有线性特性的显示器件进行图象显示的系统需要进行γ反校正。本文提出的校正方法为周期性非均匀时钟方法，用非均匀脉冲序列控制脉宽调制计数器，使之产生γ校正后的精确脉冲宽度，来完成现有复杂电路才能完成的功能。

基于全局伪路径的时钟特性分析新方法

为了得到确定精确的电路时延,将全局伪路径的观念引入到电路时钟特性分析中,提出了一种改进电路模块时钟周期准确性的方法.在不采取复杂空间搜索实现电路功能的情况下,该方法能给出正确的计算结果并且除去大多数的伪路径,最大限度地减少因伪路径而产生的性能错误.实验证明,新方法可以产生具有十分精确的路径延迟的时钟模型,对规模为几千个逻辑门的基准电路,可以在几十秒内得到电路的关键路径,而且得到的关键路径的时延比拓扑时延小很多,在相当大的程度上提高时钟模型的准确性.

基于JESD204B的多帧同步实现技术

ADI公司的AD9680是一款14位、双通道、最大采样速率为1 GSPS且支持JESD204B接口的模数转换芯片。JESD204B接口是目前流行的高速ADC芯片采用的数据通信接口之一,具有传输速率高、抗干扰能力强和芯片间同步方便等优点。在实际工程中,当要求多片AD9680相位同步时,经常会遇到各种各样的问题。借助AD9680设计了一款多通道采集模块,描述了一种基于JESD204B协议的多帧同步实现技术,探讨了同步采集技术实现时容易碰到的一个问题,并为之提供了一个简单有效的解决方法。

高性能低功耗高速缓存的V-LRU RAM单周期清零技术

提出并实现了一种高速缓存的V-LRU RAM单周期清零技术。运行操作系统的CPU在不同任务之间切换时,需要对V-LRU RAM清零。使用传统的计数器依次清空V-LRU RAM的各行,CPU会白白浪费很多个时钟周期。在一个时钟周期对V-LRU RAM清空,可以大大提高CPU的性能。在四路组相联的高速缓存设计中,容量为16k、8k和4k字节时,使用该技术可以将以前的256、128和64个时钟周期降低到只有1个时钟周期。基于SMIC 0.13μm工艺,实现该技术的硬件电路面积为6 312.8μm2,且高速缓存的缺失率保持在非常低的水平。这种技术同样适用于对RAM需要单周期清空的场合。

计算机教材中关于CPU总线周期时序描述的原理性错误

指出了全国计算机专业“微机原理、接口电路和汇编语言程序设计”教材中关于CPU总线周期时序描述的错误,并给出了正确的时序图.

华硕首推皮穆级精确时钟控制发烧声卡

华硕的声卡阵营正在一天天壮大当中，颇有赶超创新成为PC独立声卡霸主的势头。除了多款多声道娱乐声卡产品外，日前华硕又发布了一款专门针对PC音频发烧友的双声道声卡Xonar Essence ST。在这款声卡中使用了时钟精确同步技术，可令时钟同步精确到皮秒级（万亿分之一秒），将CD数据时钟周期与标准时钟周期之间误差导致的失真，即发烧友们常说的jitter减少31％，提供更加清晰纯净的听音体验。

纤巧型低频时钟支持长持续时间上电复位和看门狗定时器应用

凌力尔特公司（LinearTechnologyCorporation）推出简单、准确的低频时钟LTC6995，该器件可针对长持续时间上电复位和看门狗定时器应用独特地进行配置。LTC6995是TimerBlox通用型硅定时器件系列中最新推出的产品．其整合了一个准确的可编程振荡器与高精度电路和逻辑。一个可由电阻器设定的极宽频率范围提供了一个1ms～9．5h的时钟周期。一旦接收到上电或复位信号，LTC6995将启动一个完整的输出时钟周期。复位功能和可编程周期特别适用于长持续时间定时应用。

周期精确追踪技术提高UltraSoC嵌入式分析基础架构性能优化能力

UltraSoC宣布其嵌入式监测和分析基础架构推出新技术,以支持高性能计算、存储和实时设备的设计人员能够从其产品中获取最高级别的性能。通过增加周期精确的追踪功能,可使利用UltraSoC嵌入式分析技术的实时应用开发人员不仅能够查看器件内部发生的情况,而且更为关键的是可以看到发生某些情况的具体时间。在实时和性能关键型(performance-critical)应用中,周期精确追踪正变得越来越重要,工程师需要将其硬件和软件代码的运行优化到单时钟周期的水平,即被CPU、GPU、DSP或加速器所识别的最小时间单位。

如何为交替操作的模拟/数字转换器提供高度准确的时钟

以图1为例来说.每一模拟／数字转换器通道的输入信号均以每秒F5 1=1／T5）的采样速度进行采样。每一模拟／数字转换器的采样时钟均与其他采样时钟有若干相位偏移，但偏移幅度只占T5时钟周期的一小部分。若总共有M个模拟／数字转换器，以每一时钟周期作为单位计算的相位偏移可以利用以下公式计算出来：

地震勘探用混叠激发控制系统设计与实现

高效混叠采集是一种高精度地震勘探新作业模式,可大幅缩短野外地震勘探作业的周期,降低采集成本,而激发源控制是该新作业方法的核心内容之一,其控制时间的精度和随机性都将直接影响采集资料的品质。提出一种混叠激发控制系统的设计方法,采用基于MAX-7Q、STM32L475、SDINBDG4-16G-XI1等器件的低功耗设计技术,结合周期性启动MAX-7Q模块进行时钟同步算法,使用地震检波器拾取的数据作为种子,生成数值大小、偏差程度可控的随机数作为抖动激发时间。测试结果表明,设计系统的激发控制时间数据的抖动值具有数值大小、范围可控,随机性强的特征,满足混叠激发作业技术需求。

自适应滤波器的FPGA实现

本文采用自上而下的设计思想 ,用FPGA实现了自适应滤波器。自适应滤波器选择FIR滤波器结构 ,采用了改进的LMS算法 ,从而使得在同样的硬件资源下滤波的速度可提高一倍 ;本论文用VHDL编写代码 ,用MaxplusII进行编译、综合和仿真 ,FPGA器件选用ALTERA公司的FLEX10K系列 3万门的芯片 ,综合结果显示 ,所设计的自适应滤波器使用FLEX10K30的70 %的资源 ;对综合后的网表进行了仿真 ,当时钟周期取 4 0ns时 ,滤波器仍能够很好地消除噪声。

一种堆栈型Java处理器的流水线设计

针对目前嵌入式系统的特点,设计了一种四段流水线的堆栈型Java微处理器核。使用双口RAM作为Java栈,减小了存储资源的消耗。通过硬件在一个时钟周期内直接执行Java虚拟机(JVM)中大多数简单的算术／逻辑指令;通过微代码模拟在若干时钟周期内完成中等复杂指令处理;提供硬件陷阱机制,以支持JVM中非常复杂和面向对象指令的软件仿真。综合硬件资源和运行效率两方面的需求可灵活选择不同的指令实现方式,为Java处理器在FPGA中的移植实现提供方便。

基于液压伺服阀动态特性辨识的混沌遗传算法

在混沌优化算法与遗传算法的基础上 ,提出了一种新的混沌遗传优化组合算法。该算法能够解决传统上用伪随机信号进行系统辩识时参数选择的不确定性问题。

千兆网安全监测系统的性能分析

网络安全监测是Internet/Intranet上的一个重要课题,如何能够在保证各种监测功能的前提下,尽量提高网络监测系统的性能,一直是一个难点。本文提出了一种基于PC机和Libpcap的纯软件网络监测系统模型,并分析其在千兆骨干网络上的实时监测性能。