基于单片处理器的时钟比对卡

时钟比对卡项目研制的主要任务是把主时钟输出的双极性归零制串行时钟信号进行译码 ,为此就需要准确地判断信号帧头 ,并以一种经济的方式把计算机的时钟校准 ,项目研制的难点在于帧信号同步头的读出 ,以及出错处理。