Multisim 14.0在电子设计课程中的应用研究——以数字时钟电路为例

为提高电子设计课程的教学效果,帮助学生依照电路原理进行虚拟实验,以数字时钟设计教学为例,研究在电子设计课程中应用Multisim14.0进行电路设计、仿真、修改、元器件封装及PCB制作。实践结果表明,在电子设计课程中应用Multisim 14.0可以夯实学生的理论知识,提高学生的实践能力,提升电子设计课程的教学效果。

某型设备辐射发射超标与时钟电路设计研究

通过分析某型通信设备辐射发射超标问题,重点研究了时钟电路与电磁场辐射超标之间的关联。结合该设备辐射发射超标的分析整改过程,从原理图元器件选择和PCB设计方面归纳出针对晶振及时钟电路几点EMC设计原则,便于工程师在产品设计前期综合考虑其电磁兼容问题,从源头上进行EMC设计,从而达到事半功倍的效果。

一种数字存储示波器高频时钟电路的设计

本文给出了一种以可编程器件LMX2531为核心、以ARM器件作为整个电路控制中心的宽带示波器数据采集系统的高频时钟电路设计。本文介绍了美国国家半导体公司的LMX2531器件的性能,较为详细地阐述了LMX2531器件的可编程特点以及各个控制寄存器的控制位意义,同时也指出了对LMX2531器件编程的要点。该高频时钟发生电路同时利用SAMSUNG公司的ARM器件S3C44B0X为控制中心,在ADS开发环境下对LMX2531器件进行编程控制。本文还给出了该电路的部分硬件电路和编程软件,最后还给出了时钟波形图。该时钟发生电路具有可编程,发生时钟频率高、功耗小、精度高、调试方便以及可靠性高等优点,对于现代高速数字存储示波器的设计具有重要的意义和广泛的应用价值。

实时时钟电路的原理及应用

介绍美国DALLAS公司推出的具有涓细电流充电能力的低功耗实时时钟电路DS1302的结构、工作原理及其在实时显示时间中的应用。它可以对年、月、日、周日、时、分、秒进行计时,且具有闰年补偿等多种功能。给出DS1302在读写中的C51程序及流程图,以及在调试过程中的注意事项。

用于能量回收逻辑的正弦功率时钟电路

分析了功率时钟对电容负载充电与回收的物理过程,研究了正弦功率时钟产生电路的基本结构,考虑了功率时钟的频率与相位的稳定性。在此基础上,提出了稳定功率时钟频率与相位的功率时钟产生电路,即接入外部参考时钟,使振荡电路与参考时钟同步。用0.8μmDPDMCMOS工艺实现了一个简化的两相正弦功率时钟产生电路,通过物理测试,验证了电路的工作原理。

时钟电路的电磁兼容研究与设计

时钟电路是数字电路的重要组成部分,其电磁兼容设计是一个复杂的问题.在分析脉冲频谱特性的基础上,研究了时钟电路的电磁干扰问题,提出了时钟电路电磁兼容设计的基本方法.

基于高速时钟电路终端的信号完整性分析

本文分析了高速时钟电路的终端在确保信号完整性方面的重要作用,介绍了几种常用的终端方法,并用软件对采用上述终端方法的具体电路进行了仿真,最后从工程实现的角度选用了一种适宜的终端方法,得到了实测结果。

高速时钟电路的信号完整性设计

电子技术的发展日新月异,高速数字电路(即高时钟频率及快速边沿)的设计成为主流,给PCB设计带来许多问题和挑战。阐述了高速时钟电路设计过程中遇到的信号完整性问题,同时也给出了这些问题的解决方法。

实时时钟电路的单片机仿真设计

介绍一种应用Proteus单片机仿真软件结合Kile代码编译软件实现的实时时钟电路仿真设计,该设计以AT89C51单片机为控制核心,通过高性能、低功耗、带RAM的实时时钟芯片DS1302,产生秒、分、时、日、月及年六个时标信号,并由外部触发按键,对时间进行加减调节,最终将当前日期时间信息显示在1602液晶显示屏上。

用分量匹配法实现对高速时钟电路的动态优化

本文讨论如何设计工作在GHz频率下的VLSI芯片时钟电路 .时钟树采用平衡平面布局消除时钟偏差 ;利用插入缓冲器对电路性能进行动态优化 .最后用一个电路模拟软件对电路进行评估 .和以往的工作相比较 ,本文实现了在频域内对时钟电路的优化 ,显著地提高了仿真速度 .

仿真分析在时钟电路电磁兼容设计中的应用

从抑制时钟电路电磁辐射出发,介绍了时钟电路电磁兼容设计时线条阻抗设计方法,以及传输线延迟的计算、减小时钟电路电磁辐射的几种方法,仿真分析了时钟电路电磁辐射值与线条长度、信号上升沿以及保护线的关系,并计算了保护线的屏蔽效能。结果表明在整个频谱范围内,电磁辐射值随时钟信号上升沿减小而增大;随时钟线条长度增加,辐射尖峰相对于短线条的辐射增多;保护线对时钟电路的电磁辐射有明显抑制作用。

一种新型的串行实时时钟电路

介绍一种新型的串行时钟电路.该电路由串行实时时钟芯片向DS1302和CPU通过简单的三线接口而成,具有节省CPU端口资源,简单易用的特点.

TMR计算系统中的容错锁相同步时钟电路

以数字锁相技术为基础。研制出用于ＴＭＲ计算系统的容错同步时钟电路。该电路工作稳定、具有完善的容错功能并达到相当高程度的时钟同步水平，在１０～３０ＭＨｚ频率范围工作时，４个冗余时钟模块之间的最大相位差都小于５ｎｓ，叙述了容错同步时钟电路的工作原理和设计原则，并对引起冗余模块间相位差的各种因素进行了分析。

时钟电路的电磁兼容设计

时钟电路是数字电路的重要组成部分,其电磁兼容设计是一个复杂的问题。文章在分析脉冲频谱特性的基础上,研究了时钟电路的电磁干扰问题,提出了时钟电路电磁兼容设计的基本方法。

用声表面滤波器作光－光中继器的抽时钟电路

本文对影响３Ｒ光－光三次群光中继器的性能的主要因素抽时钟电路进行了分析研究，介绍了一种新型的声表面滤波器（ＳＡＷＦ）作为抽时钟电路的核心器件，实验由ＳＡＷＦ器件得到的时钟抖动较小，最大时钟抖动为０．３ｕｓ（４．５°），在９连“０”时，时钟性能无明显下降，并具有电路结构简单、调整方便、时钟频率准确等优点。

基于EWB5.0的数字式时钟电路设计与仿真

EWB是目前较为流行的EDA设计软件之一,因其形象直观的操作界面、图形化的电路设计方法、功能齐全的虚拟仪器库、良好的电路仿真功能等特点而备受电子电路设计者的欢迎。本文就以EWB5．0版本为基础,介绍一款数字式时钟电路的设计与仿真过程,说明了EWB在电子电路设计中的重要作用。

时钟电路的电磁兼容性设计

对时钟电路设计中的3个主要问题:阻抗、传输延迟以及容性负载分别进行了阐述、分析与计算,得出了能够改善时钟电路电磁兼容性(EMC)的设计方法,并通过实践得以证实。

基于改进延迟锁相环的高速低抖动时钟电路的开发与设计

文中针对传统时钟产生电路精度低且抖动大的问题,开发与设计了一种基于改进延迟锁相环的时钟电路。电路仿真结果表明,当输入时钟信号频率为20~150 MHz时,输出时钟信号占空比稳定在（50±0.15）%,时钟抖动在0.8 ps之内,不仅实现了精度的增大,且还具有低抖动的功能,满足了高速高精度ADC转换器的时钟要求。

实时时钟电路在车速表中的应用

介绍X1228型实时时钟电路在车速里程表中的应用,以实现系统实时记时、数据存储和实施报警等功能。给出X1228与ATMEL公司的AT89C系列单片机的接口电路和编程方法。