一种高效时钟树综合实现方法

针对ASIC芯片设计中时钟树综合效率和时序收敛的问题,提出了一种高效的时钟树综合方法,特别适用于现代先进深亚微米工艺中的高集成度、高复杂度的设计中。改进了传统时钟树综合方法,通过采用由下至上逐级分步综合的方法实现。该设计方法在SMIC 0.18μm eflash工艺下的一款电力线载波通信芯片中成功流片验证,结果表明分步综合能够在实现传统设计功能的前提下,在完成时序收敛时有效减少不必要的器件插入,从而减小芯片面积,降低整体功耗,有效改善绕线拥塞度。

优化的ARM总线AXI-AHB-APB架构

本文主要介绍了一种总线设计架构:综合考虑SOC芯片设计的前、后端需求,从芯片的物理实现角度倒推,建议在芯片架构设计时如何拆分、以及重新构建ARM总线间(AXI-AHB-APB)的关系。该架构兼顾了前端架构实现,后端物理实现,以及满足项目组的更高的timing、更低的功耗、更小的芯片面积,和最短的设计周期的苛刻需求。

基于Astro的MIC总线控制器专用集成电路后端设计

本文介绍了采用当前ASIC设计领域内流行的后端布局布线工具—Astro,进行MIC总线控制器远程模块专用集成电路的设计过程。