基于FPGA的时钟采样帧发生器设计

在串行通信中,为使系统具有灵活的可编程性和可移植性,减小系统体积,降低开发成本,详细地描述了一种时钟采样帧发生器总体结构。结合FPGA特性和VHDL语言,对时钟采样帧发生器各组成模块进行了接口定义,同时在ModelS im SE中进行了功能仿真验证。圆满完成了基于FPGA的时钟采样帧发生器IP核设计。通过实践表明,设计的时钟采样帧发生器IP核可靠易用,可扩展功能强,满足了实际应用系统的技术要求。

基于FPGA的OFDM采样时钟同步设计

相比于传统的逻辑电路和门阵列,FPGA具有可重复编程、低功耗、低延时等优点。OFDM技术具有抗衰落能力强、频率利用率和频谱效率高以及对多径效应的鲁棒性强等优点,适合高速数据传输且易于实现,在现代无线通信系统中得到了广泛的应用。在OFDM技术中,接收机同步技术对于系统的通信质量有很重要的影响,该同步技术主要包括定时同步、载波频率同步和采样时钟同步三个部分,其中采样时钟同步的目的在于消除接收端A/D采样的频率、相位与发送端的D/A时钟频率以及相位的偏差对系统性能的影响,为了补偿采样频率偏移,在经过FFT后,利用导频信号在频域进行校正,最后基于FPGA设计采样时钟同步模块,主要包括导频提取和数据缓存、导频相关、频偏估计、频偏补偿和顺序调整5个部分。

基于导频的OFDM时钟采样频偏估计

文中分析了OFDM系统时钟采样频偏对系统性能的影响,提出了一种基于导频的OFDM时钟采样频偏最大似然估计新算法,新算法只需一个OFDM符号就能精确的估计采样频偏,理论分析和仿真表明,新算法在低信噪比条件下仍具有很好的性能。

数字化变电站中高精度同步采样时钟的设计

在数字化变电站的应用中,对同步采样时钟要求高稳定和高精度,其实现关键在于消除同步采样时钟的误差。文中从分析同步采样时钟误差产生的原因出发,利用全球定位系统(GPS)接收机输出GPS时钟误差分布的特点和晶振频率在短时间内的相对稳定性及现场可编程门阵列(FPGA)的高速数字信号处理的特性,采用相应处理措施消除了晶振频率偏差对同步采样时钟的影响,实现了GPS时钟在短时间内出现较大偏移或扰动时对其进行人为补偿,从而保证了采样时钟的精确同步,为数字化变电站的设计应用提供了一种高稳定、高精度的同步采样时钟设计方法。

采样时钟抖动对超宽带脉冲雷达目标检测性能的影响

信号采样是超宽带脉冲雷达接收的关键环节,其中采样时钟抖动会引起ADC输出信噪比的下降,继而对雷达目标的检测性能产生一定影响.为此以雷达目标的检测性能为评价原则,研究了高斯白噪声环境中采样时钟抖动引起的信噪比损失,并以匹配滤波检测器和多样本能量积累检测器为对象,详细推导了采样时钟抖动与目标检测概率的关系.据此给出了输出信噪比损失的理论曲线,通过仿真对比分析了不同检测方法下采样时钟抖动对目标检测性能的影响,对超宽带脉冲雷达系统设计中的采样时钟选取有直接指导意义.

步进扫描光刻机远程控制器采样同步时钟技术

为实现100nm步进扫描光刻机的运动控制精度,需要硅片台掩膜台系统的远程采样控制器的采样时钟满足微秒级同步要求。为此采用由同步动作控制器（SAC）发起同步信息,经自定义同步信号总线（SSB）传输,在各分散数字运动控制器中产生采样同步时钟的架构。提出采用现场可编程门阵列（FPGA）硬件完成光纤通信底层协议,引入信号传输优先级管理机制,实现采样同步时钟经各分散控制子系统的光纤通道传输到远程采样控制器的一致性,减少由标准光纤通信协议引起的额外时间开销。估算和实验结果表明：采样同步时钟传输延时约为0.55μs,各分散控制子系统的远程采样控制器接收到采样同步时钟的时延不确定性小于60ns。该采样同步时钟传输技术已成功应用于高速纳米级步进扫描光刻机系统。

OFDM系统采样时钟同步算法

提供一种精度高,算法简单,开销小的OFDM系统采样时钟同步算法,该算法采用一种基于精细频率估计的方法估计采样时钟频谱偏差,然后运用改进的Farrow滤波器实现信号采样率的转换,纠正采样时钟频率偏差,对于残留采样时钟偏差导致的相位偏转,使用相位补偿对其进行纠正。经过仿真和分析发现使用该算法可完全克服采样时钟频率偏差对OFDM系统造成的影响,达到高精度采样时钟同步。

基于CMMB系统的频率和采样时钟同步设计

本文结合中国移动多媒体广播(CMMB)信道帧结构、调制及其信道的特征,提出了适用于CMMB系统基带接收机的频率和采样时钟同步设计方案,通过理论分析和仿真结果表明该方案不仅具有较低的复杂度,而且能准确地完成频率偏差和采样时钟频偏的估计。

采样时钟抖动对GPS信号跟踪性能影响研究

本文分析了晶振的漂移对GPS接收机的影响,从锁相环理论的角度,重点分析了采样时钟抖动对基带载波跟踪和伪码跟踪性能的影响,并给出一种环路分级降带宽的方法来消除这种影响。该方法在保证最终伪码跟踪精度的前提下,增加了跟踪环路对动态应力的容忍范围,提高了GPS接收机跟踪环路的稳定性。

采样时钟抖动、相噪与输出SNR关系研究

射频数字化技术是软件无线电接收机理想实现形式,并随着高速、高分辨ADC技术的飞速发展在雷达、通信、电子战领域得到了广泛的应用。由于采样时钟对射频信号的卷积效应和采样折叠效应,采样时钟的性能将直接决定输出信号的SNR。文章对射频数字化采样时钟抖动、相位噪声与输出SNR关系进行了研究、仿真和试验,给出了不同应用场合和需求下时钟对抖动、相位噪声的要求,可用于指导射频数字化采样时钟的设计。

采样时钟抖动在弱光信号检测中的影响分析

信号采样是弱光信号检测的关键技术环节,由于采样时钟抖动引起的采样信号的输出误差会影响后续的信号检测和处理。为此,分析了输入光信号为近高斯分布波形时由时钟抖动引起的采样误差,推导出了采样输出的信噪比损失公式,讨论了采样带宽、输入信噪比以及信号脉宽对输出信噪比损失的影响,最后以取样积分检测技术为对象,计算了在不同累积次数的条件下采样抖动对取样积分检测性能的影响,对弱光信号检测中的采样时钟选取具有一定的指导意义。

相干光OFDM系统中基于导频辅助的采样时钟频率偏差估计和补偿算法

基于导频辅助法,对相干光正交频分复用系统中采样时钟频率偏差进行估计和补偿,并研究了导频的插入位置对该算法补偿效果的影响,通过对五种不同的导频插入位置进行分析和比较,得到最优导频插入位置.仿真结果表明:本文算法即使在较大的频率偏移情况下也有较好的补偿效果,并且采用该方法得到的光信噪比损耗不到1dB,可以有效地降低系统成本;不同导频插入位置对算法的补偿效果会产生影响,在较小采样频率偏移范围内时,导频平均插入方式为最优.如果采样频率偏移量较大,在导频平均插入不能很好地补偿的情况下,导频应尽量插在低频位置.

DAC采样时钟杂散对载波信号短期频率稳定度影响研究

频率稳定度作为评估卫星钟性能的一个重要指标,它直接影响着卫星导航、定位、授时的精度。在DAC(digital to analog converter)实现模拟化过程中,利用非理想采样时钟对230kHz载波信号进行采样,然后利用FFT(fast Fourier transformation)实现对采样后载波信号的鉴相,最后根据鉴相结果计算载波信号的短期频率稳定度。通过仿真分析可知,DAC采样时钟上的"毛刺"不仅作为载波信号的调制信号,而且其功率和频率都会影响载波信号的短期频率稳定度。当杂散功率确定情况下,杂散信号频率靠近载波信号频率时,载波信号的短期频率稳定度变差;当杂散信号频率远离载波信号频率时,载波信号的短期频率稳定度变好。当杂散频率确定的情况下,杂散信号功率相对于载波信号功率越小,载波信号的频率稳定度越好。

基于训练序列的OOFDM采样时钟频率偏差估计算法

研究了光正交频分复用(optical orthogonal frequency division multiplexing,OOFDM)系统中采样时钟同步问题,提出了一种基于训练序列互相关特性的易于硬件实现的采样时钟频偏估计算法.算法的主要思想是对接收到的训练序列与本地已知训练序列作互相关,利用该相关值周期性变化一次产生一个采样点数差的特性,由少量加法器和一个除法器得到采样时钟频率偏差(sampling clock frequency offset,SCFO)值.通过在一个强度调制直接检测的光正交频分复用(intensity-modulation and direct-detection-OFDM,IMDD-OFDM)系统上的实验,验证了该算法具有较好的准确度和抗噪性能.

OFDM软件无线电接收机的采样时钟同步

针对正交频分复用(Orthogonal Frequency Division Multiplexing,OFDM)采样时钟同步问题,提出了一种适合于软件无线电(Software-.Defined Radio,SDR)接收机的全数字实现方案.该方案的整体结构基于经典的Gardner环路,借助联合迭代估计算法来进行误差的动态跟踪,并通过对接收信号进行异步重采样来实现采样时钟误差的实时校正.误差检测环节不仅能消除载波频率误差的影响,还可以在维持环路的响应速度的同时提高误差检测的精度.误差校正环节利用一种简单的动态延迟技术来对信号重采样进行直接控制,尽管增加了一些处理延迟,但能使重采样过程平稳进行.理论分析和仿真结果表明,新的采样时钟同步方案在多径信道环境中能有效工作,算法的性能优于其他同类算法.

交织码分与频分复用上行链路中采样时钟偏差影响及补偿

为解决交织码分与频分复用(I-CFDMA,interleaved code and frequency division multiple access)上行链路中采样时钟的同步问题,构建了I-CFDMA上行链路系统模型,探讨了采样时钟偏差(SCO,sample clock offset)给系统模型带来的扰动,并定量分析了由SCO引起的信号时移、信号相移、多用户干扰(MUI,multi-user interference)和子载波间干扰(ICI,inter-carrier interference);在此基础上提出了I-CFDMA上行链路中多用户SCO的补偿方法,一方面根据各用户的SCO对相关度量函数进行必要修正,另一方面提出一种基于和声搜索的多用户检测(MUD,multi-user detection)算法,其效率高于常用的遗传算法,性能接近无SCO时的最优检测,而运算量仅为最优检测的1/64。计算机仿真结果验证了所得结论。

采样时钟保持模式对数字接收机的影响分析

分析了采用双锁相环提供采样时钟的多通道数字接收机中第一级锁相环失锁后进入频率保持模式时对输出采样时钟频率的影响,进而分析了对多通道数字接收机的幅度、频率、相位参数测量影响,通过校正算法进行了有效补偿,实现参数测量与采样频率偏差解耦,仿真和工程验证证明了措施有效,提升了数字接收机参数测量的可靠性,可以推广应用。

基于双注意力机制门控循环单元的光通信采样定时偏差估计方案

在光通信中,由接收器的模数转换器产生的采样定时偏差(sampling time offset,STO)是接入网中需要估计的一个重要参数。随着现代信息传输量的增加,要求的传输速度也越来越快。现有的传统估计方法存在与升高的调制格式不兼容、估计误差大、估计时间长等问题。此方案提出了一种用于误差估计的双重注意机制门循环单元神经网络(dual attention gated recurrent unit,DAGRU)。DAGRU可以根据信号序列,从全局级别和群级别两个层面分别使用注意力机制,选择性地提取有用信息作为学习的特征。实验结果证明,DAGRU可用于多种调制格式的长距离传输,适用于1.25倍的采样率,抗噪声能力强,鲁棒性好。

折叠式接收机中的采样时钟切换技术

针对折叠式接收机存在不同奈奎斯特采样区间信号在中频上重叠和整数倍采样率信号被淹没的问题,设计了一种采样时钟切换技术,分析了采样率设计的限制条件。利用E2V系列的ADC器件和Virtex-7系列FPGA构成高速多通道数据采集系统,设计实现了采样时钟切换。测试结果表明,该技术可将切换时间控制在200 ns以内,并且能够保持采样时钟切换后数据接收的平稳性和同步性,解决了折叠频率分辨问题。

内时钟采集时域缸压信号转角度域的方法

提出一种缸内压力信号测试新方法.该方法无需在发动机自由端安装角标器,仅需在飞轮端安装传感器获得飞轮齿圈信号即可,且易于安装.利用高速内时钟数据采集卡同时测试缸内压力信号及齿圈信号,通过Newton插值算法得到齿圈信号过零点的精确时刻;基于发动机在飞轮齿圈转过1个齿的时间内转速恒定的假设,在每个齿内通过插值运算,将时间域的缸内压力信号转化为角度域信号.实验结果表明,提出的方法工作可靠,数据处理的结果满足燃烧过程分析的需要.