-
题名基于时钟的低功耗动态管理方法研究
- 1
-
-
作者
林健
姜黎
-
机构
湘潭大学物理与光电工程学院
-
出处
《电子与封装》
2024年第5期53-58,共6页
-
文摘
在集成电路设计过程中,随着其集成度的不断提高,功耗也成为了不得不考虑的问题。介绍了当前低功耗技术的研究现状,描述了低功耗的设计方法。在低功耗门控时钟技术的基础上提出了一种基于时钟的低功耗动态管理方法,在ADP036DSP芯片中集成了一个低功耗模块,低功耗模块有3种不同的工作模式,即IDLE、STANDBY、HALT模式,用户可通过对寄存器的配置,进入到不同的低功耗模式。仿真结果表明,低功耗模式能够被正常唤醒,且能够有效降低功耗。
-
关键词
门控时钟技术
低功耗
动态管理
-
Keywords
gated clock technique
low-power
dynamic management
-
分类号
TN402
[电子电信—微电子学与固体电子学]
-
-
题名一种可暂停的低功耗DMA控制器设计及验证
- 2
-
-
作者
苏皇滨
林伟
林伟峰
-
机构
福州大学物理与信息工程学院
-
出处
《电子与封装》
2024年第3期69-74,共6页
-
文摘
通过分析直接内存存取(DMA)控制器的工作原理和主要功耗来源,发现其在空闲状态时依然存在功耗较高的问题,为了解决空闲状态功耗损失问题以及满足DMA控制器实际传输过程中可能出现的暂停需求,提出了一种可暂停的低功耗DMA控制器设计方案。采用自适应时钟控制机制,通过加入时钟门控技术,根据DMA数据传输需求动态调整时钟,使DMA引擎模块功耗降低了62%。针对暂停需求,采用了一种可暂停的控制策略,通过加入暂停指令,实现对DMA传输的实时暂停和恢复,提高了DMA控制器的灵活性。为了保证DMA控制器功能的正确性和完备性,采用基于覆盖率驱动验证(CDV)的验证策略,划分DMA控制器的功能点,针对每个功能点编写测试用例,搭建通用验证方法学(UVM)仿真验证平台,进行大量随机测试和定向测试,给出了测试的结果以及完整的覆盖率分析结果。
-
关键词
DMA控制器
低功耗设计
暂停指令
时钟门控技术
覆盖率驱动验证
通用验证方法学
-
Keywords
DMA controller
low-power design
pause instruction
clock gating technology
coverage driven verification
universal verification methodology
-
分类号
TN431.2
[电子电信—微电子学与固体电子学]
-
-
题名低功耗能量回收时钟发生器和触发器的设计
被引量:1
- 3
-
-
作者
蔡艳慧
方赟
钟传杰
-
机构
江南大学信息工程学院
-
出处
《电视技术》
北大核心
2010年第8期46-49,共4页
-
基金
科技部技术创新基金(07C26223201317)
-
文摘
在深入研究能量回收和门控时钟技术的基础上,提出了能量回收时钟发生器和触发器的新型设计方案。该方案在SMIC0.35μm CMOS标准工艺下,利用Spectre软件进行仿真。仿真结果表明,采用能量回收技术后,新型结构的功耗比传统结构下降约42%;采用门控时钟技术后,新型结构的功耗比传统结构下降约65%。
-
关键词
低功耗技术
时钟分配网络
能量回收
门控时钟技术
触发器
-
Keywords
low-power technology
clock distribution network
energy recovery
clock gating technique
flip-flop
-
分类号
TP331
[自动化与计算机技术—计算机系统结构]
-
-
题名可大大降低动态功耗的ISE 12软件设计套件
- 4
-
-
-
出处
《今日电子》
2010年第6期72-72,共1页
-
文摘
ISE 12软件设计套件实现了具有更高设计生产力的功耗和成本的突破性优化。ISE设计套件首次利用“智能”时钟门控技术,将动态功耗降低多达30%。此外,该新型套件还提供了基于时序的高级设计保存功能、为即插即用设计提供符合AMBA 4 AX14规范的IP支持,同时具备第四代部分重配置功能的直观设计流程,可降低多种高性能应用的系统成本。
-
关键词
动态功耗
ISE12软件设计套件
时钟门控技术
嵌入多处理系统
-
分类号
TP31
[自动化与计算机技术—计算机软件与理论]
-
-
题名28nm SoC芯片设计方法及流程实现
被引量:1
- 5
-
-
作者
彭进
祁耀亮
-
机构
中芯国际集成电路制造有限公司
北京清芯华创投资管理有限公司
-
出处
《集成电路应用》
2016年第5期22-26,共5页
-
文摘
研究28nm SoC芯片的设计方法,探讨流程实现以及需要考虑的相关因素,重点在于设计中如何实现低功耗、高速度,并且在低功耗与高速度之间达到平衡,实现芯片的最佳设计。在设计中需要使用先进的设计流程以及严格的Sign-Off标准,同时,DFM保证芯片流片量产的成功以及稳定的良率。为实现低功耗,需要使用多个电源域(Power Domain)、门控时钟技术(Clock Gating)以及动态电压及频率调节(DVFS)等;为追求高速度,需要选择高速单元库(High Speed Library)和高速存储器(High Speed SRAM),尽量在关键路径使用LVT或ULVT。
-
关键词
28nm
SOC设计
DFM
多个电源域
门控时钟技术
高速单元库
-
分类号
TN402
[电子电信—微电子学与固体电子学]
-