低功耗时钟门控电路设计研究

在电子设备的电源管理领域,时钟门控电路在降低电源能耗方面发挥着关键作用,但其本身也会产生一定的能量损耗。文章专注于研究时钟门控电路的低功耗设计。首先,介绍时钟门控技术的概念;其次,提出一种全新的时钟门控电路设计策略,旨在实现更高的能效和性能;最后,通过对比实验验证了设计的有效性。通过优化电源电路的运行,从而提高能效。

一种高性能低功耗SEU免疫锁存器

为了缓解瞬态故障引发的软错误,提出一种对单粒子翻转完全免疫的加固锁存器。该锁存器使用4个输入分离的反相器构成双模互锁结构,使用具有过滤瞬态故障能力的C单元作为输出级,采用快速路径设计和钟控设计以提升速度和降低功耗。Hspice仿真结果表明,该电路结构没有未加固节点,所有节点都具有自恢复能力,适用于门控时钟电路。相比于SIN-LC,Cascode ST,FERST,TMR和SEUI加固等类型的锁存器,该锁存器的延迟、功耗、功耗延迟积平均下降82.72%,25.45%,84.24%。此外,该电路结构受工艺角、供电电压和温度扰动的影响较小。