一种基于TDC的相对频差测量方法

提出了一种基于时间/数字转换器(TDC)的频率差测量方法。该方法使用延迟链和参考时钟结合的TDC直接数字量化频率差。测量系统与非线性标定模块均在现场可编程门阵列(FPGA)中实现。为了对频率差检测精度进行评估,使用振荡器作为仿真输入信号进行了实验。结果显示:所提出的测量方法对Δf/f的测量噪声可以达到1×10-8/Hz。在实验结果的基础上,对测量噪声的来源进行了分析。