期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
一种延时自校准数字时间转换器电路设计 被引量:1
1
作者 施娟 曾祺琳 +2 位作者 熊晓惠 尹仁川 韦雪明 《桂林电子科技大学学报》 2021年第4期280-285,共6页
为了校准由于工艺波动导致的数字时间转换器输出延时变化,提出了一种新型的自校准数字时间转换电路。电路由放大器、钟控比较器、数字时间转换器、时间电压转换电路及逻辑控制电路构成。校准电路在数字时间转换器每级延时单元增加电容... 为了校准由于工艺波动导致的数字时间转换器输出延时变化,提出了一种新型的自校准数字时间转换电路。电路由放大器、钟控比较器、数字时间转换器、时间电压转换电路及逻辑控制电路构成。校准电路在数字时间转换器每级延时单元增加电容阵列进行最大延时校准,通过时间电压转换电路将信号最大输出延时转换为电压,再将转换电压与校准电压的差值进行放大,放大后的结果经过比较器进行比较,比较结果通过控制电路调整延时单元负载电容大小,从而精确调整数字时间转换器的最大延迟,实现了数字时间转换器最大输出延时的自适应校准。数字时间转换器基于40 nm CMOS工艺设计,电源电压为1 V,输入时钟最高为200 MHz,在校准电压为650~860 mV范围内,实现了0.578~1.466 ns的数字时间转换器的最大输出延时校准,校准误差不超过1.25%。 展开更多
关键词 数字时间转换 时间电压转换电路 鉴频鉴相器 自适应校准 控制逻辑
下载PDF
INCREASING BREAKDOWN VOLTAGE OF LDMOST USING BURIED LAYER
2
作者 Han Lei Ye Xingning Chen Xingbi (Institute of Microelectronics, University of Electrical Science and Technology of China,, Chengdu 610054) 《Journal of Electronics(China)》 2003年第1期29-32,共4页
A new LDMOST structure, named B-LDMOST that has a buried layer under the drain is proposed. The buried layer is not connected to the drift region, so it can optimize the vertical field distribution and increase breakd... A new LDMOST structure, named B-LDMOST that has a buried layer under the drain is proposed. The buried layer is not connected to the drift region, so it can optimize the vertical field distribution and increase breakdown voltage. The analysis and the simulated results show that B-LDMOST can increase breakdown voltage, with almost negligible influence on the other parameters such as on-resistance, switching time, and so on. 展开更多
关键词 B-LDMOST Buried layer Breakdown voltage Ou-resistance Switching time
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部