基于FPGA的TIADC并行采样系统设计

介绍一种基于多片ADC的时间交替并行采样设计方法以及在FPGA平台上的实现。着重阐述TIADC并行采样的增益误差、时间误差校正算法及实现。实验结果表明,TIADC并行数据采集系统的结构设计和预处理算法,能较好抑制因相位偏移、时钟抖动等造成的非均匀误差。

基于TIADC的信号频谱分析系统设计

为实现宽带信号的高速高精度采样以及频谱分析,采用TIADC并行采样技术,基于FPGA完成了信号采集、时间非均匀误差校正以及快速傅里叶变换等模块的设计。利用12位的多路ADC完成时间交替并行采样,设计Farrow结构的分数时延滤波器实现时间非均匀误差校正能够提高有效位数和采样后信号无杂散动态范围,能同时满足高精度与高速度的要求。实验结果表明,TIADC并行采样的结构设计和预处理算法能够较好抑制因相位偏移、时钟抖动等造成的非均匀误差。系统实现了基于FPGA的TIADC并行数据采集、误差校正与频谱分析等功能,系统稳定可靠。