星载FPGA内时序电路设计与时钟控制技术分析

在分析星载FPGA内时序电路特性以及FPGA可编程资源特性的基础上,指出了FPGA内同步时序电路出现时钟偏斜现象的机理。针对时钟偏斜,提出了星载FPGA内时序电路的设计准则。基于设计准则,提出了并行移位寄存器的一种异步化设计方法,阐述了在FPGA源代码中设置设计约束,或在逻辑综合与布局布线过程中联合设置设计约束,将主要同步时序电路时钟信号布置在全局时钟网络上的方法。工程实践表明:上述方法很好地解决了星载FPGA内同步时序电路时钟偏斜问题,可确保星载FPGA工作的稳定性与可靠性。

一种基于STM32的星载FPGA在轨重构方法研究及地面验证

为了实现某星载差分吸收光谱仪CCD驱动电路的FPGA在轨重构功能,提出了一种基于STM32的星载FPGA在轨重构的地面验证方法。分析了实际的重构方案并提出地面实验方案,从硬件设计和软件设计两个方面阐述了地面实验的总体方案。经过实验室测试验证,上位机发送和回读的数据一致,STM32可以模拟JTAG协议实现加载配置数据至FPGA,重构时间可缩短至800 ms。该方法的硬件和软件设计被证明是合理可行的,可以完成对FPGA功能的修改。该方案可为CCD驱动电路的FPGA重构方法提供参考。

星载SRAM型FPGA可靠性快速评估技术

空间辐射环境严重影响星载SRAM(Static Random Access Memory)型FPGA(Field Programmable Gate Array)的可靠性,提出了星载SRAM型FPGA可靠性快速验证评估方法.在传统故障注入验证的基础上,引入可靠性预评估技术,在逻辑门级分析单粒子翻转对FPGA配置信息位的影响,同时对TMR(Triple Modular Redundancy)冗余方式进行单粒子翻转关键位置评估.然后构成不同敏感级别的故障序列,最后根据应用需求选择不同故障序列进行故障注入从而有效快速评估系统可靠性.该方法与逐位翻转相比,能够在保证故障覆盖率的同时,有效地减少实验时间,提高实验效率.