基于EPIC技术的VLIW并行体系结构分析

介绍了微处理器体系结构的发展和当今微处理器设计中的新理念 EPIC技术 ,并在此基础上分析了 EPIC高性能微处理器 Itanium的 VL

IA-64的并行架构及其寄存器文件

同时多线程能在同一时钟周期执行不同线程的指令,并且指令级并行和线程级并行。显式并行指令计算关注于编译器和硬件的相互协作。寄存器文件的设计在高性能处理器设计中十分重要,寄存器栈和寄存器栈引擎是提高其性能的重要手段。该文设计和实现一套并行环境,其中包括并行编译器OpenUH和基于IA-64的同时多线程体系结构EDSMT,实验表明,该并行架构适用于大多数并行应用,针对NAS的并行测试程序,该架构相对于SMTSIM平均有12.48%的性能提升。

一种基于IA-64的并行架构的研究

同时多线程(SMT)能在同一时钟周期执行不同线程的指令,同时开发了指令级并行(ILP)和线程级并行(TLP)。显式并行指令计算(EPIC)关注于编译器和硬件的相互协作。在本文中,我们设计和实现了一套并行环境,其中包括并行编译器OpenUH和基于IA-64的同时多线程体系结构EDSMT,并通过NAS并行测试程序作出了性能评测。

EPIC高性能微处理器体系结构及其应用

EPIC(ExplicitlyParallelInstructionComputing)显式并行指令计算是当今高性能微处理器技术设计的新理念。本文分析了基于EPIC设计思想的安腾(Itanium)处理器体系结构特点,并介绍了安腾高性能微处理器的应用。

基于EPIC的同时多线程处理器取指策略

EPIC硬件简单,同时多线程易于开发线程级并行,在EPIC上实现同时多线程可以结合二者的优点。取指策略对同时多线程处理器的性能有重要影响。该文介绍了几种有代表性的超标量同时多线程处理器取指策略,分析了这些策略在EPIC同时多线程处理器上的适用性,提出了一种新的适用于EPIC的取指策略SICOUNT。分析表明SICOUNT策略可以充分利用EPIC软硬件协同的优势,在选择取指线程时使用编译器所提供的停顿信息,能更精确地估计各个线程的流动速度,使取出指令的质量更高。

基于EPIC同时多线程处理器的寄存器堆设计

在体现EPIC设计思想的Itanium微处理器中,寄存器堆的管理是通过寄存器堆栈引擎(RSE)技术实现的。EPIC硬件简单,动态同时多线程(DSMT)易于开发线程级并行,针对结合二者优点的EDSMT微体系结构,我们提出一种基于映射表的寄存器堆管理方法—MTRSE。该方法兼容Itanium体系结构,支持同时多线程,并提高了寄存器资源使用效率。实验表明,当线程数为3或4时,该方法对于寄存器资源有40%使用效率的提升。

IA-64处理器的技术变革

IA-64(Intel Architecture-64)是Intel公司1和HP公司合作开发的一种全新的通用64位处理器结构。该项开发计划包括合作开发新的64位指令集和编译器优化技术,还能与X86系列和PA-RISC系列的软件保持向后兼容。但它与其它任何一种64位的微处理器体系结构存在着根本的差异。它远不是IA-32位的X86系列体系结构的64位扩展,也不同于PA-RISC 64位体系结构,而是采用一种与上述两种体系结构完全不同的、兼有CISC和RISC两种成分,且实现了指令并行性的EPIC(显式并行指令计算)技术的体系结构。IA-64结构可以说是英特尔自80386确立IA-32架构以来最大的发展,IA-64结构突破了许多IA-32结构的限制,其主要特点如下: 增强内存寻址能力 IA-64比之IA-32结构的一个突出优势是有更大的内存寻址空间。