基于硅基晶圆级封装模组技术的W波段T/R组件

碳传统的W波段T/R组件需要将复杂精密的波导机械结构和精巧的耦合探针以及高频芯片一体化集成。该类组件的工程制造中将面临气密性、工艺复杂性以及多芯片组装良率的挑战。随着W波段复杂组件的工程化需求激增,对于W波段组件的可制造性提出更高要求。南京电子器件研究所通过采用先进的硅基半导体集成工艺,将高性能的化合物芯片、硅芯片等多种工艺制程的芯片集成到硅基晶圆上,再利用硅基三维刻蚀工艺制作波导结构,实现高性能的W波段硅基晶圆级封装集成模组制造。如图1所示,基于硅基晶圆级封装模组技术的W波段T/R组件具有良好的电性能。

基于有限元分析的扇出型晶圆级封装组装工艺热循环仿真评价

本文对扇出型晶圆级封装(Fan out Wafer Level Package,FOWLP)组装工艺的热可靠性进行仿真评价,对关键技术及失效机理进行分析,针对某款基于该项技术的典型封装结构,建立其1/4结构有限元仿真模型,并对在典型军用温度循环条件下的热可靠性进行仿真分析。通过分析FOWLP关键结构在典型航天器用热循环条件下的应力及位移情况,确定了可能引起扇出型晶圆级封装失效的可靠性薄弱点。

晶圆级树脂基低成本W波段封装天线微系统

面向W波段探测与通信系统的小型化、低成本应用需求,本文采用晶圆级树脂基扇出型封装工艺,通过对有源封装天线集成架构、互连传输结构和天线阵列进行设计与仿真,设计了一款工作频率为94 GHz的封装天线微系统。该封装天线微系统集成了4×4磁电偶极子阵列天线和16通道幅相多功能射频芯片。通过Ansys HFSS全波仿真,系统波束扫描范围在E面≥±30°,H面≥±40°,在7.1 mm×8.3 mm×1.2 mm封装尺寸内实现了封装天线等效全向辐射功率≥39.1 dBm。该封装天线微系统具备规模扩展能力,可广泛应用于探测、通信以及安检等领域。

金锡键合在薄膜体声波滤波器晶圆级封装中的研究

薄膜体声波滤波器(FBAR)作为一种无源、体积小和耐功率高的器件,被广泛应用于射频信号处理中。晶圆级气密封装作为小型化封装的代表,在各种高可靠性应用场景中占据重要地位。金-金键合和金-锡键合被广泛应用于薄膜体声波滤波器的气密性晶圆级封装中,但金-锡键合在工艺上更易实现。该文针对金-锡键合在气密性晶圆级封装中的应用进行了研究,在保证键合强度的情况下制作了3 GHz滤波器样品,其性能测试一致性良好,可靠性达到要求。

扇出型晶圆级封装专利技术现状

随着半导体技术逐渐密度化和高集成度化,半导体先进制造工艺逐步趋于极限,芯片信号的传输量与日俱增,引脚数逐渐增加,封装行业逐渐由传统的双列直插式封装、小外形封装、引脚阵列封装逐渐走向焊球阵列封装、芯片尺寸封装、倒装、晶圆级封装、三维封装等封装形式。

基于晶圆级封装PDK的微带发夹型滤波器设计

基于中国电子科技集团公司第五十八研究所的晶圆级封装工艺及其工艺设计套件(PDK),完成了多款通带范围在20~68 GHz的5阶微带发夹型滤波器的设计和优化。首先,根据平行耦合滤波器的基础理论,计算发夹型滤波器的特征尺寸;其次,调用PDK中的衬底和元件模型实现滤波器的快速建模和参数优化;最后,采用多层再布线工艺对设计出的发夹型滤波器进行加工。实测结果和仿真结果具有较高的一致性,验证了该款晶圆级封装PDK的应用价值,能够为无源滤波器集成设计提供新的工具选择。

硅基晶圆级封装的三维集成X波段8通道变频模块

南京电子器件研究所将CMOS芯片、GaAs多功能芯片、硅基IPD芯片、TCSAW滤波器等多种工艺制程的芯片异构集成到硅基晶圆上,再采用TSV、微凸点以及晶圆低温键合等工艺在国内首次实现了基于硅基射频微系统集成工艺的三维集成微波模块。如图1所示,该模块包含了接收多功能、8通道滤波、镜像抑制混频多功能、中频多功能以及三种中频带宽可切换功能的集成。

一种声表面波器件的新型晶圆级封装技术

总结了声表面波(SAW)器件传统封装技术中存在的问题,提出了一种SAW器件新型晶圆级封装技术。采用一种有机物干膜,分别经两次压膜、曝光和显影完成了对SAW芯片在划片前的封装,并用实验进行了验证。实验结果表明,本技术具有在不改变叉指换能器(IDT)质量负载的情况下同时具备吸声的功能,改善器件的带外抑制能力,增强了产品的一致性和可靠性。本技术在SAW器件的封装方面有广阔的应用前景。

晶圆尺寸级封装器件的热应力及翘曲变形

晶圆尺寸级封装(WLCSP)器件的尺寸参数和材料参数都会对其可靠性产生影响。使用有限元分析软件MSCMarc,对EPS/APTOS生产的WLCSP器件在热循环条件下的热应力及翘曲变形情况进行了模拟,分析了器件中各个尺寸参数对其热应力及翘曲变形的影响。结果表明:芯片厚度、PCB厚度、BCB厚度和上焊盘高度对WLCSP的热应力影响较为明显。其中,当芯片厚度由0.25mm增加到0.60mm时,热应力增加了21.60MPa;WLCSP的翘曲变形主要受PCB厚度的影响,当PCB厚度由1.0mm增加到1.60mm时,最大翘曲量降低了20%。

晶圆级封装中的SnPb焊料凸点制作工艺

以晶圆级封装工艺技术(WLP)研究为基础,阐述了电化学淀积SnPb焊料凸点的工艺控制过程。采用电化学淀积方法,制备出150μm高(均匀性为±10μm)的SnPb焊料凸点。经扫描电镜分析,SnPb焊料凸点的成份含量(63/37)控制在5%范围之内。

基于TSV技术的CIS芯片晶圆级封装工艺研究

基于TSV技术的封装技术是目前MEMS产品、存储器、3D IC封装中的高端和热点技术.本文论述了在国内处于领先并正在量产化研究阶段的基于TSV技术的CIS芯片晶圆级封装工艺流程.通过理论分析和实验,重点研究了在封装流程中将铝刻蚀、去胶提前到金属镀覆之前的意义和所出现的镍滋生问题.研究表明,将铝刻蚀、去胶提前到金属镀覆之前可以缩短去胶时间,减少光刻胶的残留和金属镀覆层数;通过延长金属镀覆过程中每次UPW冲洗时间,在EN Ni中防止镀液结镍,并在镀锌时降低锌液的粘附性和镀锌后增加硝酸清洗步骤,即可消除镍滋生.以上研究对于提高封装效率和合格芯片率,降低成本是很有意义的.

MEMS陀螺芯片的晶圆级真空封装

微机电系统(MEMS)陀螺需要真空封装以确保其检测精度,晶圆级真空封装可以使MEMS微结构避免芯片切割过程中的粘连以及颗粒污染,提高芯片的成品率。为实现MEMS陀螺芯片的晶圆级真空封装,提出了一种全硅MEMS陀螺芯片的晶圆级真空封装结构方案,并突破了Si-SiO_(2)直接键合、吸气剂制备、金-硅(Au-Si)键合等关键技术,实现了MEMS芯片的晶圆级真空封装。Si-SiO_(2)直接键合和Au-Si共晶键合的剪切强度分别达到了56.5 MPa和35.5 MPa,表明晶圆级封装中晶圆键合强度满足晶圆级真空封装的需要。晶圆级真空封装实现陀螺仪谐振最大Q值为103879,对应的真空压力为2 Pa左右,陀螺仪芯片已达到MEMS陀螺工程化的需要。

晶圆级封装(WLP)可靠性标准及试验方法综述

随着晶圆级封装的广泛应用,其可靠性也受到越来越多的重视。首先,介绍了典型晶圆级封装结构,并针对该结构介绍了常见的晶圆级封装失效问题,包括芯片碎裂、再布线分层和凸点剪切力试验异常等;然后,介绍了目前国内外晶圆级封装标准的现状,指出目前仅有部分标准涉及晶圆级封装,缺少针对性标准;最后,通过对国内外军民领域考核标准的分析,给出了典型的晶圆级封装考核方法,对今后晶圆级封装的可靠性考核方法的制定及可靠性提升具有一定的指导作用。

低应力PECVD SiC晶圆级薄膜封装新技术

为了解决MEMS封装过程中易对微致动件造成损伤的问题,提出了一种低成本、与CMOS工艺兼容的晶圆级薄膜封装技术,用等离子体增强化学气相淀积(PECVD)法制备的低应力SiC作为封装和密封材料。此材料的杨氏模量为460 GPa,残余应力为65 MPa,可使MEMS器件悬浮时封装部位不变形。与GaAs,Si半导体材料相比,SiC具有较佳的物理稳定性,较高的杨氏模量等性能优势。将PECVD薄膜封装技术用于表面微结构和绝缘膜上Si(SOI)微结构部件(如射频开关、微加速度计等)封装中,不仅减小了封装尺寸,降低了芯片厚度,简化了封装工艺,而且封装芯片还与CMOS工艺兼容。较之晶圆键合封装方式,此晶圆级薄膜封装成本可降低5%左右。

晶圆片级芯片规模封装技术(WLCSP)

本文主要介绍了一种新型的 CSP 高级封装——晶圆片级芯片规模封装技术(WLCSP)及其特点,并简述了 CSP 封装的主要特点及发展前景。

晶圆级芯片尺寸封装技术

尺寸缩减几乎是电子封装技术应用的主要驱动力之一。高功能性和高可靠性与尺寸缩减的相互作用,也是所有微电子系统的决定因素。因此,最佳产品设计、最小单芯片封装和板技术的最佳结合,将提供最佳解决方案。晶圆级CSP将是匹配所有电子系统要求、降低总成本的单芯片封装技术的最佳方案。

晶圆级封装对声表滤波器性能的影响

声表器件表面换能器非常敏感,一旦污染将严重影响器件的性能。因此在实际使用过程中需要用特殊的封装方式对声表滤波器芯片加以保护。但是封装外壳的寄生参数（杂散）会对滤波器性能产生严重影响。该文通过电磁仿真软件（ADS-momentum）分析晶圆键合封装（WLP）对Band1双工器性能的影响。最大限度地降低封装对双工器的影响。仿真结果表明,不同的封装结构对滤波器的带外抑制和隔离度有极大影响。通过优化封装焊盘和封装材料设计,可提高带外抑制5-7dB。

晶圆级芯片规模封装——微型表面贴装元器件

概述了美国国家半导体的晶圆级芯片规模封装技术——也就是微型表面贴装元器件(Mi-croSMD)。采用8I/O数、凸点节距为0.5mm封装论证此新型封装技术,该技术满足于低管脚数模拟和无线元器件。较高管脚数(多达48)产品扩展在各种范围的限定条件之内。论述了封装结构、工艺流程及封装可靠性,并阐述了板级组装工艺过程和互连可靠性。

晶圆片级封装技术（WLP）概述

本文简要叙述了晶圆片级封装技术及其优越性，并概述了国内外对晶圆片级封装技术的研究状况和应用前景。

晶圆级封装中硅基盖帽的湿法腐蚀工艺

对于晶圆级封装中硅基盖帽的制备工艺,采用NaOH腐蚀体系对Si〈100〉衬底进行湿法深腐蚀,研究了腐蚀液质量分数、添加剂添加量及腐蚀温度对腐蚀速率和形貌的影响。针对深腐蚀中掩膜易脱落的缺点,提出了一种先用等离子体增强化学气相沉积(PECVD)法沉积SiO2介质层,再用磁控溅射生长CrAu金属层的方法,SiO2介质层和CrAu金属层作为双层掩膜。研究结果表明:硅的腐蚀速率随温度的增加呈指数增加,在饱和NaOH溶液中腐蚀速率最快,腐蚀速率可达15μm/min。最终腐蚀出表面平整、界面清晰的硅基盖帽,盖帽空间面积为2 cm×2 cm,深度超过100μm,复合掩膜层没有开裂、脱落现象,具有优异的抗腐蚀性。该腐蚀工艺对红外焦平面阵列(IRFPA)探测器晶圆级封装具有重要的应用价值。