数字化红外探测器的读出电路晶圆测试系统研究

数字化红外探测器的读出电路晶圆测试是评价晶圆的重要环节。在现有探针台测试设备的基础上,研制了一块电路板装置。它既可驱动晶圆工作,也可将不同形式的数字化输出信号转换为统一的数字图像传输格式,而且测试过程中可对电路板参数进行设置。首先对红外探测器读出晶圆测试系统进行了介绍,然后对研制的测试电路板装置进行了原理分析。最后将此电路板进行硬件实现,并编写了内部测试程序,完成了功能验证。对差分输出和单路输出两种形式的晶圆进行了测试,其结果与晶圆低温下的测试结果一致,数据准确可靠。此外电路装置有100个输入接口,可重复编程,支持24bit及以下输出位宽数字化晶圆的测试,使测试系统具有更高的兼容性和灵活性。

晶圆测试产品表面悬浮粒子沉积问题研究

通过研究分析既有晶圆探针测试设备的运行过程,查找晶圆产品表面空气悬浮粒子的沉积原因,进一步探究粒子的来源和传播路径,从而发现晶圆测试工艺中生产设备在设计或车间布局方面的不足,以便针对性地进行改进。

浅谈晶圆测试技术和测试不良分析方法

随着集成电路技术的不断发展和芯片尺寸的不断缩小,晶圆探针测试技术也需要不断提高测试效率和准确性。晶圆探针测试工艺是半导体生产过程中必不可少的一环,用于测试晶圆上的芯片是否符合设计要求。先进已成为工艺控制、成品率管理、产品质量以及降低总测试成本的一个重要因素。本文将介绍晶圆探针测试工艺的基本流程和关键步骤,并介绍晶圆测试不良分析方法,以提高测试效率和产品质量。

基于多体系统理论的晶圆测试平台误差建模

针对晶圆测试平台内部构造和工作特点,采用了多体系统理论法对晶圆测试平台空间定位误差进行建模。首先通过低序体阵列描述多体系统拓扑结构,将晶圆测试平台各体之间的关系转换为各坐标系之间的关系,然后建立低序体之间的理想与实际特征变换矩阵,最终建立晶圆测试平台空间定位误差模型。上述模型包含了由于制造、装配、运动控制不精确等因素带来的空间定位误差。给出了晶圆测试平台空间定位误差的数学表达式,为后续误差补偿提供理论基础。

基于NI-VISA的晶圆测试探针台远程控制软件的设计与实现

在晶圆级芯片测试过程中,晶圆探针台是测试正确进行的关键实施设备,探针台的使用与输出的map图等数据将直接反应晶圆(wafer)测试情况;目前探针台(prober)设备存在型号多、指令类型繁杂和必须现场操作的问题,增加了测试人员对测试方案开发以及量产测试监测的难度;为此提出了一种基于NI-VISA与网络地址转换(network address translation,NAT)内外网穿透的软件设计,通过将NI底层动态链接库嵌入到软件函数中,并集成为人机交互界面,实现测站终端与探针台快速连接控制,并通过快速反向代理(fast reverse proxy,FRP)技术实现内外网NAT穿透,实现远程控制监控探针台;该软件设计在解决芯片测试方案远程调试困难的同时大幅缩短了测试方案开发周期;在提高了工作效率的基础上,减少了不必要的人力成本,有助于晶圆级芯片测试方案开发以及探针台设备监控的工作。

基于GRU神经网络的晶圆测试工艺控制方法

压电驱动器位移输出的非线性特性,如迟滞的记忆特性及速率相关性,使压电驱动器的建模与控制较难。该文提出了一种基于门控循环单元(GRU)的新型位移输出控制方法。建立相应的位移输出实验平台来验证和分析压电驱动器的滞后现象。使用GRU模拟滞后的内存特性及采用两个全连接层来模拟速率依赖性。该模型是一个端到端系统,其中压电陶瓷和位移放大机构被视为一个整体。针对不同电压输入预测的输出位移量表明,该模型对速率相关的滞后具有很强的泛化能力。使用相同的循环神经网络结构构建逆模型,并进行实验测试。实验结果表明,所提出的位移输出控制法有效地削弱了压电驱动器的非线性特性,有利于将线性系统控制法与前馈补偿法相结合。

晶圆测试探针新的测试价值

晶圆测试探针曾被认为是节约废芯片封装成本的一种方法,现今它却成为工艺控制、成品率管理、产品质量以及总测试成本的一个关键因素。此外,随着组装相关的故障测试之后,封装水准晶圆分选的完全测试不久将会来临。

晶圆测试异常之烧针问题分析研究

在晶圆测试过程中,难免会出现一些异常问题,其中"探针(Probe needle)烧针现象"是个较严重的测试异常。由于探针针尖与电源PAD接触面积较小,数百毫安(m A)电流会将探针针尖氧化,这被称为烧针。该文通过案例分析,烧针现象和针尖清针的必然联系以及为了避免烧针,程序开发方面的一些注意事项。

晶圆测试中BIN分设置的一种应用

本文介绍了一种集成电路晶圆测试过程中自动测试设备测试程序的BIN分设置的改善方案。通过设置多个PASSBIN,巧妙地应用了自动测试设备的BIN分类功能,从晶圆测试的汇总结果中直接得到关键参数的分布规律,避免了原来需要通过分析自动测试设备记录的详细数据才能得到分布规律的情况,省去了集成电路工程晶圆需要进行二次测试才能进行分类的步骤,对缩短集成电路工程品的测试周期、加强量产产品的工艺监控、提升晶圆测试的品质具有重要意义。

四家联合，世界最大晶圆测试厂在日本动工

日前由日本内存厂商Elpida发起组建的合资公司Tera Probe开始建设目前世界上规模最大的晶圆工厂，工厂的头一个客户将会是Elpida．，接着参与该合资公司的其他日本企业也会成为该工厂的客户。预计该工厂将会于10月投产，雇员300人。

晶圆测试供不应求至少旺5年

随国内半导体厂积极扩建300nm晶圆厂大家近期出现少见共识，纷纷看好IC测试产业。有业者表示：“国内DRAM、代工业者以如此进度增盖新厂，记忆体及晶圆测试产能，大概5年也追不上。”

基于ATE的USB PD快充协议芯片晶圆测试

介绍了一款USB功率传输(Power Delivery,PD)快充协议芯片的晶圆测试方法。基于Chroma 3380P测试系统,通过对USB PD快充协议芯片测试要求进行分析,设计了双site并行测试外围电路,实现了对该USB PD快充协议芯片的主要功能与性能参数测试。该方案能够作为通用测试方法供USB PD快充协议芯片测试设计参考。

射频晶圆测试:半导体生产的紧急需要

主要半导体生产商最近承认,开发和生产先进IC卡迫切需要晶片级射频测量.在某种程度上,这一直是ITRS建模与仿真技术工作组所倡导的：射频紧凑型模型的参数提取更适合将射频测量降到最少.如有必要,应该从支持仿真的标准I-V和C-V测量中提取参数.问题是对于极薄的电介质,由于高漏电流和非线性,标准I-V和C-V测量不可能直接提取COX参数,但是对于1～40GHz的高频电路建模和射频紧凑型模型验证来说,准确提取参数就变得很重要了.随着工业发展趋于65nm节点甚至更高,对于高性能低成本数字、射频、模拟混合信号装置来说,这种挑战也与日俱增.

晶圆测试中常见不良分析

晶圆探针测试是判断IC产品设计是否符合设计规范的直接途径,也是降低早期失效的重要方法。本文从晶圆测试的良率和CPK两个方面展开论述,文章介绍了D0估算良率的方法以及业界关于CPK评价标准,并结合真实案例,综合应用数据分析技巧,揭示了晶圆测试常见的问题并针对性给出解决方案:如增强设计的鲁棒性和仿真模型的准确性,控制工艺参数使其在仿真保证的范围内;减少因为设备或环境引入的工艺污染,做好量产工艺窗口拉偏确认,测试硬件定期维护,测试系统重复性和重现性验证等。对从事IC开发的工程师或者质量控制工程师具有一定的参考价值。

凸点晶圆测试共性问题研究与应用

集成电路"轻、薄、小"的趋势使新封装技术在产业中不断得以应用。晶圆凸点工艺作为新封装技术的关键工序尤为重要,相应的凸点晶圆测试方案是产业面临的现实问题。针对凸点晶圆测试中出现的新问题和技术难点,结合在多个凸点晶圆测试开发和量产过程中积累的成功经验,按照晶圆测试控制流程,依次阐述在凸点晶圆测试中碰到的共性问题,如针对凸点晶圆测试的新型探针卡及测试过程中针压控制、凸点损伤与量产测试中关键操作控制、在线清针与检查、工艺数据测试衔接等。并提供预防凸点损伤的过冲控制参数自动获取解决方案和凸点晶圆并行测试解决方案,实现凸点晶圆可靠的量产测试,有效提高了凸点晶圆的测试能力。

低测试逃逸的晶圆级适应性测试方法

为了降低集成电路中测试成本,提高测试质量,该文提出一种低测试逃逸率的晶圆级适应性测试方法。该方法根据历史测试数据中测试项检测故障晶粒的有效性筛选测试集,降低待测晶圆的测试成本。同时,分析晶粒邻域参数波动程度,将存在波动晶粒的参数差异进行放大并建模,提高该类晶粒质量预测模型的分类准确率;无波动的晶粒使用有效测试集建模的方法进行质量预测,减少测试逃逸的风险。根据实际晶圆生产数据的实验结果表明,该方法可以明显降低晶圆的测试项成本40.13%,并保持较低的测试逃逸率0.0091%。

锂电池保护电路的晶圆多Site测试方法

锂电池保护电路的产量随着消费类电子产品市场的兴旺而日益增长,对中测阶段的测试成本和测试效率提出了更高要求。文章介绍了锂电池保护电路的工作原理,探讨了在中测阶段对锂电池保护电路进行多site测试的方法,介绍了测试电路图、常见测试参数,包括过充保护电压、过放保护电压、相应的延迟时间等。对过充保护电压参数,一般的测试方法存在测试精度不够或者测试时间过长的缺陷,文章介绍了一种可以缩短测试时间的高精度算法。同时对该类电路的修调熔丝部分进行了简单阐述。

在晶圆噪声系数测试中的去嵌入方法

针对在晶圆噪声系数测试系统存在的问题,提出了基于级联网络噪声系数关系的去嵌入方法。采用该方法有效地去除了测试结构的噪声特性对被测器件噪声系数的影响,提高了测量精度和可重复性。同时,这种方法也适用于其他需要去除测试结构影响的噪声系数测量系统。

基于FPGA的RFID晶圆并行测试系统设计

针对高频射频识别(RFID)晶圆在中测(CP)阶段单通道串行测试效率低下的问题,设计了一种基于现场可编程门阵列(FPGA)的多通道并行测试系统以提高测试效率。鉴于RFID晶圆上没有集成天线,提出了一种新的基于探针技术的射频耦合式的晶圆检测方法,模拟芯片实际工作。系统选用FPGA为微控制器,配以多路射频耦合通信电路,实现测试向量生成及快速信号处理。再结合上位机与探针台高速并行的通用接口总线(GPIB)通信接口,以实现晶圆级RFID芯片测试。经实际测试,该系统能够实现16通道并行测试,与单通道串行测试系统相比,效率提升了97%,可靠性好,稳定性高,可应用高密度RFID晶圆的中测。

MEMS晶圆级测试系统现状及未来展望

微机电系统(MEMS)产品的广泛应用使得晶圆级测试技术必要性日益凸显。分析了国内和国际MEMS晶圆级测试系统硬件和MEMS晶圆级测试技术的现状。参照国际上利用RM8096/8097标准物质(RM)对MEMS产品进行计量测试的方法,给出了针对我国现有MEMS晶圆级测试系统校准问题的初步解决方案。并指出了该类测试系统今后向着标准化模块化方向发展的趋势。