晶圆片级芯片规模封装技术(WLCSP)

本文主要介绍了一种新型的 CSP 高级封装——晶圆片级芯片规模封装技术(WLCSP)及其特点,并简述了 CSP 封装的主要特点及发展前景。

基于FPGA的晶圆级芯片封装图像序列配准方法的设计与实现

针对未切割晶圆进行封装后的晶圆级芯片封装(WLCSP),12英寸晶圆以1μm物理分辨率进行自动光学检测(AOI)面临大幅面、高质量成像和成像速度的技术挑战。晶圆全局图像需由多幅扫描生成的局部图像序列拼接而成,为实现图像序列的高质量、高速配准,在FPGA中采用OpenCL实现相位相关法进行四邻域棋盘配准。首先在构建二维FFT和互功率谱函数内核的基础上,采用双端口缓存和行缓存的设备全局内存对计算过程的频谱数据进行复用并应用内核通道级联提高配准速度,基于最小生成树优化配准结果降低全局图像坐标计算的累积误差,并经实际扫描图像验证配准算法及加速性能。

晶圆级异构集成3D芯片互连技术研究

南京电子器件研究所基于芯片微凸点制备工艺和倒装互连工艺,进行了GaAs,GaN等晶圆级异构集成3D芯片互连工艺的研究,实现了芯片与芯片堆叠(Die to die,D2D)到芯片与圆片堆叠(Die to wafer,D2W)的技术性突破。芯粒间采用耐腐蚀、抗氧化、有良好塑性变形的金凸点作为互连材料。

基于硅基晶圆级封装模组技术的W波段T/R组件

碳传统的W波段T/R组件需要将复杂精密的波导机械结构和精巧的耦合探针以及高频芯片一体化集成。该类组件的工程制造中将面临气密性、工艺复杂性以及多芯片组装良率的挑战。随着W波段复杂组件的工程化需求激增,对于W波段组件的可制造性提出更高要求。南京电子器件研究所通过采用先进的硅基半导体集成工艺,将高性能的化合物芯片、硅芯片等多种工艺制程的芯片集成到硅基晶圆上,再利用硅基三维刻蚀工艺制作波导结构,实现高性能的W波段硅基晶圆级封装集成模组制造。如图1所示,基于硅基晶圆级封装模组技术的W波段T/R组件具有良好的电性能。

晶圆级芯片规模封装——微型表面贴装元器件

概述了美国国家半导体的晶圆级芯片规模封装技术——也就是微型表面贴装元器件(Mi-croSMD)。采用8I/O数、凸点节距为0.5mm封装论证此新型封装技术,该技术满足于低管脚数模拟和无线元器件。较高管脚数(多达48)产品扩展在各种范围的限定条件之内。论述了封装结构、工艺流程及封装可靠性,并阐述了板级组装工艺过程和互连可靠性。

晶圆级芯片尺寸封装技术

尺寸缩减几乎是电子封装技术应用的主要驱动力之一。高功能性和高可靠性与尺寸缩减的相互作用,也是所有微电子系统的决定因素。因此,最佳产品设计、最小单芯片封装和板技术的最佳结合,将提供最佳解决方案。晶圆级CSP将是匹配所有电子系统要求、降低总成本的单芯片封装技术的最佳方案。

一种CMOS驱动器的晶圆级芯片尺寸封装

采用晶圆级芯片尺寸封装(WLCSP)工艺完成了一款小型化CMOS驱动器芯片的封装。此WLCSP驱动器由两层聚酰亚胺(PI)层、重分配布线层、下金属层和金属凸点等部分构成。完成了WLCSP驱动器的设计,加工和电性能测试,并且对其进行了温度冲击、振动和剪切力测试等可靠性试验。结果表明,经过晶圆级封装的CMOS驱动器体积为1.8 mm×1.2 mm×0.35 mm,脉冲上升沿为2.3 ns,下降沿为2.5 ns,开关时间为10.6 ns。将WLCSP的驱动器安装至厚度为1 mm的FR4基板上,对其进行温度冲击试验及振动试验后,凸点正常无裂痕。无下填充胶时剪切力为20 N,存在下填充胶时,剪切力为200 N。

具有周边硅通孔的晶圆级芯片封装有限元分析

针对外围分布着硅通孔的晶圆级芯片封装结构,利用有限元分析软件ANSYS建立全局模型与次模型,在温度循环试验规范条件下将封装体与硅通孔结构分开进行仿真与探讨。了解模型受到温度载荷所产生的热力学行为。研究发现封装体在经历温度循环试验后所产生的位移呈现圆形对称分布,结构在高温时向外翘曲,在低温时向内弯曲;重布线层在与锡球交界处会产生明显的应力集中。硅通孔结构中铜垫片越接近开孔所受应力越大;硅通孔结构的重布线层部分,应力集中在转角处以及靠近钝化保护层交界处。

圆片级芯片尺寸封装技术及其应用综述

综述了圆片级芯片尺寸封装(WL-CSP)的新技术及其应用概要,包括WL-CSP的关键工艺技术、封装与测试描述、观测方法和WL-CSP技术的可靠性及其相关分析等。并对比研究了几种圆片级再分布芯片尺寸封装方式的工艺特征和技术要点,从而说明了WL-CSP的技术优势及其应用前景。

基于晶圆级技术的PBGA电路设计与验证

晶圆级封装技术可实现多芯片互连,但在封装尺寸、叠层数和封装良率等方面的问题限制了其在电路小型化进程中的发展。以一款扇出型晶圆级封装电路为例,基于先进封装技术,采用软件设计和仿真优化方式,结合封装经验和实际应用场景,通过重布线和芯片倒装的方式互连,完成了有机基板封装设计与制造,实现了该电路低成本和批量化生产的目标。本产品的设计思路和制造流程可为其他硬件电路微型化开发提供参考。

晶圆片级封装技术（WLP）概述

本文简要叙述了晶圆片级封装技术及其优越性，并概述了国内外对晶圆片级封装技术的研究状况和应用前景。

倒装片封装与芯片规模封装的综合比较及其发展前景

本文主要论述了现代微电子封装技术中倒装片封装技术和芯片规模封装技术的结构类型,应用产品,倒装片与晶片级规模封装,并阐述了倒装片封装与芯片规模封装的综合比较及其发展前景。

具有散热结构的晶圆级扇出封装电路热阻研究

为了改善芯片的散热状况,提高微系统的工作效率,对晶圆级扇出封装电路的传热性能展开了研究。发现粘接散热片能够将封装电路的表观热阻降低28.43%,大大地提高封装电路的运行速率。同时,热学仿真表明,添加散热片后,封装电路的计算热阻大幅下降。通过对比分析实验结果与仿真结果发现,散热片与芯片之间的粘结情况直接影响散热片的作用效果,粘接区域的空洞会使得测试结果与仿真结果存在较大偏差。

基于晶圆键合的MEMS圆片级封装研究综述

为提升微机电系统(MEMS)器件的性能及可靠性,MEMS圆片级封装技术已成为突破MEMS器件实用化瓶颈的关键,其中基于晶圆键合的MEMS圆片级封装由于封装温度低、封装结构及工艺自由度高、封装可靠性强而备受产学界关注。总结了MEMS圆片级封装的主要功能及分类,阐明了基于晶圆键合的MEMS圆片级封装技术的优势。依次对平面互连型和垂直互连型2类基于晶圆键合的MEMS圆片级封装的技术背景、封装策略、技术利弊、特点及局限性展开了综述。通过总结MEMS圆片级封装的现状,展望其未来的发展趋势。

探索晶圆级芯片贴装薄膜和芯片制备集成工艺的新挑战(英文)

分析了在多芯片叠装封装产品中采用晶圆级芯片贴装薄膜对传统芯片制备以及后续封装工艺所产生的巨大影响。阐述了在晶圆级芯片贴装薄膜贴覆工艺,芯片制备以及后序工艺中所遇到的巨大挑战。

集成电路圆片级芯片尺寸封装技术(WLCSP)

1技术创新性 集成电路圆片级芯片封装技术（WLCSP）及其产品属于集成创新,是江阴长电先进封装有限公司结合了铜柱凸块工艺技术及公司自身在封装领域的技术沉淀,开发出的区别于国外技术的新型圆片级芯片封装技术。

超级CSP——一种晶圆片级封装

研究了圆片级芯片尺寸封装。使用再分布技术的圆片级封装制作了倒装芯片面阵列。如果用下填充技术,在再分布层里和焊结处的热疲劳应力可以减小,使倒装芯片组装获得大的可靠性。

硅基晶圆级封装的三维集成X波段8通道变频模块

南京电子器件研究所将CMOS芯片、GaAs多功能芯片、硅基IPD芯片、TCSAW滤波器等多种工艺制程的芯片异构集成到硅基晶圆上,再采用TSV、微凸点以及晶圆低温键合等工艺在国内首次实现了基于硅基射频微系统集成工艺的三维集成微波模块。如图1所示,该模块包含了接收多功能、8通道滤波、镜像抑制混频多功能、中频多功能以及三种中频带宽可切换功能的集成。

用于系统级封装和3D互连的圆片间及芯片-圆片的集成技术

系统级封装和3D互连的技术可行性及其潜力，近年来在得到了详尽的分析和业界广泛的认可。目前的热点聚集在新颖的制造和集成方案方面，它要求同时满足经济性和技术要求。尽管系统级封装和3维互连的基本原理十分相似，但其广泛的应用范围需要各种各样的制造工艺。