一次性烧成晶界层半导体陶瓷电容器

采用一次性烧成技术研制了晶界层半导体陶瓷电容器,在瓷料配制过程中先后加入施主杂质和含有受主杂质的晶界助烧剂,两者在还原烧成时促使晶粒生长并半导化,助烧剂在氧化时有利于晶界绝缘层形成。在一台联体烧成设备中,采用大梯度温度和气氛变化,连续完成还原烧成和氧化处理。还原烧成时,升温速度大于400℃/h。在还原烧成温度下保温后,立即在几分钟内,从还原气氛转到氧化气氛,同时降温300℃以上。整个烧成过程中,瓷体全部是堆烧(叠烧10～20层),生产效率比二次烧成提高10倍以上。

低温烧结SrTiO_3陶瓷晶界层电容器材料的研究

研究了施主杂质Nb_2O_5,碱金属氧化物添加物Li_2O和烧成温度对低温一次烧成SrTiO_3陶瓷晶界层电容器介电性能和显微结构的影响。结果表明。Li_2O的加入量对液相烧结的进行和晶粒的生长有很大影响。具有一定特性的液相还能作为氧在晶界上迁移的通道,而有利于氧的挥发,促进晶粒的半导化,Nb_2O_5含量为0.1mol％左右时就能具有良好的效果。在液相特性不能满足晶粒生长要求的情况下,Nb_2O_5含量显著影响着晶粒的半导化程度。添加过多的Nb_2O_5会阻碍晶粒的生长。烧结温度对晶粒生长和材料的介电常数也有明显的影响,适当提高烧结温度能提高材料的介电常数。

SrTiO_3陶瓷晶界层电容器材料的晶界研究——Ⅱ.晶界模型与材料电性能

根据低温一次烧结SrTiO_3陶瓷晶界层电容器两晶粒间晶界相结构的复杂性和不同晶界的势垒特性,建立了具有复合晶界特征的晶界等效电路模型,据此解释了材料的I-V非线性特性和介电-电压特性。认为低施主掺杂的材料,击穿区的I-V非线性特性主要是由通过“洁净”晶界和窄晶界的隧道电流引起的,从而与温度无关;而高施主掺杂的材料,击穿区的I-V非线性特性既包括通过“洁净”晶界和窄晶界的隧道电流,亦包括通过宽晶界的雪崩击穿电流,从而与温度有关。在低的直流偏压下,材料的电容量随偏压变化很小,但由通过“洁净”晶界和部分窄品界而贯穿样品的热激发漏导电流的存在,使材料的介电损耗明显增加。

烧结工艺对低温烧结SrTiO_3陶瓷晶界层电容器材料的影响

本文采用两阶段保温烧结的工艺制度,研究了烧结工艺条件对低温一次烧成的SrTiO_3陶瓷晶界层电容器材料显微结构和性能的影响,并由此推知材料的一些烧结特性。结果表明第一阶段保温温度和气氛条件对材料的显微结构和性能有很大影响,控制第一阶段保温温度和气氛,可以获得不同晶粒度和不同性能的电容器材料,第二阶段的烧结呈现出明显的活性液相烧结的特征。只有达到一定的烧结温度,材料才可能致密烧结,并具有较高的电阻率和较低的介电损耗;只有在N_2+6％H_2气氛中烧结,晶粒才能生长和半导化,从而导致高的表观介电常数。在N_2+6％H_2气氛中,晶粒半导化所需要的温度要低于晶粒充分生长和致密化所需要的温度;已经半导化的晶粒再进行烧结时,其烧结活性会有所降低。

Ti/Sr比对低温烧结SrTiO_3陶瓷晶界层电容器材料的影响

本文研究了Ti/Sr比对低温一次烧结的SrTiO_3陶瓷晶界层电容器材料性能和显微结构的影响.结果发现Ti/Sr比在一定范围内变化时,不影响材料烧结和半导化的温度范围.Ti/Sr比的作用还与施主杂质的添加量以及烧结条件有很大关系.在良好的烧结条件下,SrO过量(Ti/Sr<1.00)有利于晶粒生长和获得高的有效介电常数.但SrO和TiO_2这些杂质相的存在降低了晶界绝缘层的绝缘性,增加了介电损耗.

气氛对低温烧结SrTiO_3陶瓷晶界层电容器材料的影响

本文探讨了气氛对低温一次烧结 SrTiO_(?)陶瓷晶界层电容器材料的影响。结果表明:在同一烧结温度下,强还原气氛会使材料内的晶粒充分长大,赋予材料优良的性能。这是因为强还原气氛改善了液相的特性而促进烧结的进行;更主要的则是因为强还原气氛通过降低氧分压和改善液相特性增强氧挥发而促进晶粒的生长。

SrTiO3陶瓷晶界层电容器材料的离子偏析

利用透射电子显微镜及其电子衍射和X射线能谱分析,高分辨电子显微镜及其微区电子衍射,以及离子探针,证实了低温一次烧结的SrTiO_3陶瓷晶界层电容器材料其晶界绝缘层的形成是由于受主性杂质Li_2O的晶界偏析造成的,并且进一步分析了引起离子偏析的条件和机理。发现只有在施主掺杂和还原气氛烧结的情况下才存在Li_2O的晶界偏析现象。这是因为由施主杂质进入晶格和还原烧结气氛而增强的晶格氧挥发是引起Li_2O晶界偏析的根本原因。

超高介TiO_2晶界层电容器陶瓷

本文介绍了对掺杂Ta、Ba的TiO_2晶界层电容器陶瓷的研究结果。这种陶瓷只需一次烧成就可形成晶界层结构,其介电常数高达10~5,不仅可望成为制作晶界层电容器的理想瓷料,而且有可能用于开发比电容更高的独石型晶界层电容器。

TiO_2陶瓷晶界层电容器的研究

本文对TiO_2陶瓷晶界层电容器进行了较为系统的研究。用液相喷雾干燥法制备含Nb^(5+),Ba^(2+)微量杂质的TiO_2超细原料粉末,研究了TiO_2陶瓷的电性能与烧结温度和测试条件的关系,阐述了TiO_2晶界层电容器的形成机制。

单层片式晶界层半导体陶瓷材料研究进展

片式电子元件进入了全面发展的新时期,对元件微型化、轻型化、复合化、高频化和高性能化的要求越来越迫切,新型单层片式晶界层半导体陶瓷材料适时得到发展。本文对单层片式晶界层半导体陶瓷材料国内外研究、生产现状及发展进行了综述;对单层片式晶界层半导体陶瓷材料的制备工艺:介质陶瓷材料选择、半导体陶瓷基片材料的制备和半导体陶瓷基片材料的金属化进行了分析;展望了单层片式晶界层半导体陶瓷材料的应用和发展前景。

低温烧结SrTiO_3晶界层电容器材料的体深能级的研究

本文用导纳谱法测得低温一次烧结SrTiO3晶界层电容器材料的体深能级位于导带底下0.21eV处．提出了SrTiO3顺电行为和体深能级综合效应对材料介电性质的作用，解释了材料ε～T曲线上的异常“凸起”和显著的介电频散现象．根据给出的合体深能级的等效电路模型，计算机拟合结果与实验数据基本相符．

SrTiO_3独石化晶界层电容器研究

本文研究了低温烧结ＳｒＴｉＯ３晶界层瓷料系统中Ｂｉ２Ｏ３、Ｌｉ２Ｏ、ＳｉＯ２等掺杂剂对瓷料半导化及烧结特性的作用与影响，讨论了将这种瓷料应用于常规多层陶瓷电容器制作技术的工艺特点和技术关键．实验表明，利用晶界偏析技术制作ＳｒＴｉＯ３独石化晶界层电容器是一条可行性好的技术路线．

晶界势垒对晶界层电容器性能的影响

本文从晶界势垒的角度研究了中间夹层的 Schottky 晶界势垒对晶界层电容的介电常数、工作电压等电性能的影响。对在空气中烧成和在还原气氛中烧成的 SrTiO_3晶界层电容器电性能的较大差别给予了一些解释。

掺杂Dy^(3+)对SrTiO_3晶界层电容器组织性能的影响

研究掺杂Dy3+对SrTiO3晶界层电容器组织性能的影响。Dy3+的加入,在含量较低时可以降低晶粒的界面能,从而可以促进晶粒的长大;而在含量较高时,会引起较高的形变能,为降低形变能,Dy3+易于在晶界上析出第二相质点,这些第二相质点具有细化晶粒的作用。晶界层电容器的有效相对介电常数是由晶粒的大小、晶界层的介电常数和晶界层厚度所决定的。因此,瓷料的配方和制造工艺必须保证晶粒的生长和形成致密均匀的晶界,才有良好的性能。通过配方的调整,瓷片获得了良好的组织与综合性能:ε=68 000,tgδ=1.86×10-2,ρ50v=20 GΩ.cm,VB(DC)=620 V.mm-1,|△C.C-1(-25～+125℃)|=7.4%。

晶界层电容器的C-V特性

本文从理论上解释了由半导体晶粒间的绝缘晶界以及晶界两侧的SI结和IS结势垒三者组成的晶界层电容,在低偏压下的C-V特性.指出了绝缘晶界和结势垒对C-V特性的不同影响,分析了高偏压下C-V和I-V特性相关性的物理本质.

科技成果转化助企业创新发展——解读半导体瓷介电容器技术成果转化与宏科新材料公司的成长

本文通过解析电子科技大学所拥有的半导体瓷介电容器技术成果,与成都宏明电子股份有限公司合作转化,创办高新技术企业—成都宏明电子科大新材料有限公司的案例,阐明:科技成果的转化不同于商品交换的一次市场交易行为,而是转化双方资源的重新有效配置和科技成果再创造的过程。因此评价一项成果是否转化成功的标准不仅仅是计算它直接给企业创造的经济价值,更重要的是是否影响企业未来走势从而促进企业创新发展。

低温一次烧结高介电常数晶界层电容器材料

报道了一种在较低温度一次烧结制备的具有高介电常数，较低损耗和良好显微结构的晶界层电容器材料（简称GBBLC）。材料的有效介电常数高达37×10^4，损耗可控制在4％，晶粒5μm左右，△C/C<±3％（20－150℃），频率色散较小，且制备工艺简单。