一种单倍RAM交织器的公式推导与验证

一般的交织器都是用双倍RAM在读写控制逻辑的控制下实现乒乓读写,其优点是控制简单,缺点是占用资源大。本文在利用单倍RAM资源来实现交织和解交织方案的基础上,针对其中较复杂的读写时延关系,通过建立模型而分析归纳出最小读写时延公式,最后通过FPGA的设计实例验证了该公式的正确性。实践证明推导的公式使该单倍RAM交织器的设计过程得以简化,具有很好的实用价值。