面向序列密码的非线性反馈移位寄存器可重构并行化设计

基于序列密码的非线性反馈移位寄存器,将可重构技术与并行化处理相融合,提出了一种非线性反馈移位寄存器的可重构并行化架构.结果表明:可重构并行化架构能够灵活重构任意结构的非线性反馈移位寄存器;并行化思想能够支持在一个时钟周期完成对非线性反馈移位寄存器的并行更新;在0.18μm的互补金属氧化物半导体(CMOS)工艺中,其核心工作频率能够达到172MHz,针对256级的线性反馈移位寄存器,当并行度选取为32时,其吞吐率能够达到5.5Gb/s.

非线性反馈移位寄存器序列子簇的研究进展

随着近十年国际序列密码设计思想的转变,非线性反馈移位寄存器逐渐成为用于序列密码算法的重要的序列源生成器,因此对非线性反馈移位寄存器序列的密码性质的研究受到很多关注.一个非线性反馈移位寄存器的输出序列包含子簇是一种退化现象,它表明一个n级非线性反馈移位寄存器的输出序列并非都是真正的n阶递归序列,而是满足低于n阶的递归关系,甚至低于n阶的线性递归关系.本文系统总结了关于非线性反馈移位寄存器序列子簇的研究结果.

混沌序列与一类基于移位寄存器的非线性序列的性能比较

混沌序列与一类基于移位寄存器的非线性序列—非线性前馈逻辑(Non-Linear Feed-ForwardLogic,NLFFL)序列都具有非线性、宽带类噪声、大的码族、长的周期且容易产生的特性,通过对它们在产生方式、相关性能、多址性能以及抗相关攻击能力等方面进行分析和仿真研究,说明混沌序列与该类非线性序列在性能上总体相当,但对于短周期序列(N≤1023),混沌序列的抗相关攻击、抗干扰能力更强,因此更具有实用价值。

二元给定序列非线性移位寄存器的综合与产生

依据非线性移位寄存器的原理,文中讨论二元给定序列非线性反馈移位寄存器的综合算法,用C语言编程,找到了产生该序列的非线性移位寄存器。借助EDA技术,以FPGA为硬件基础,经过设计优化构成定长序列和给定周期序列的伪随机序列发生器,并进行了仿真实验,用硬件实验证实了设计的合理性。

基于线性反馈移位寄存器和组合猫映射的伪随机序列生成方法

分析了线性反馈移位寄存器(LFSR)和猫映射的基本结构,给出了一种基于LFSR与猫映射的伪随机序列生成方法。该方法根据LFSR的计算结果产生相应的选择函数,通过选择函数确定当前迭代计算中猫映射的系数矩阵;应用选定的系数矩阵进行迭代计算产生相应的混沌序列,将其二值化后作为反馈值与LFSR的反馈值进行异或运算,运算结果作为LFSR的最终反馈值,实现对LFSR生成序列的随机扰动。通过实验对生成序列的性能进行了分析,结果表明,产生的混沌序列具有良好的随机性和安全性。

基于m序列的可重构线性反馈移位寄存器研究

现今,m序列通常用线性反馈移位寄存器(LFSR)来产生,但产生的序列单一,且其串行的产生方式使得序列的产生速率随码序列周期的增大而成线性增大的趋势。文章分析了线性反馈寄存器的特征多项式,在电路中加入寄存器组,提出了一种改进型线性反馈移位寄存器结构。改进后的电路实现各级寄存器并行输出数据,克服了传统线性反馈移位寄存器产生m序列的速度受字长制约的限制,且电路可以重构特征多项式的系数因子产生多种序列。最后,以周期为15的m序列为例对电路进行了仿真和验证,实验结果表明序列产生速率提高了N/2倍(N为寄存器级数)。

基于FPGA的Leap-forward型线性反馈移位寄存器在伪随机序列算法中的应用

传统线性反馈移位寄存器(LFSR)的输出序列是周期性的,每个时钟周期只能输出一位随机序列,生成伪随机序列时存在计算速度与序列长度相矛盾的问题。文章利用Leap-forward思路对移位寄存器进行改进,提出一种Leap-forward型线性反馈寄存器(LFSR)算法。FPGA编码实现的结果表明,利用该算法生成的伪随机序列在满足均衡性、游程特性、自相关特性等随机特性的同时,大幅提升了输出数据效率。

Grain-like型非线性反馈移位寄存器的序列的周期

研究了Grain-like结构能否输出最小周期的序列这一公开问题。给出Grain-like结构的概率模型,指出其输出序列的周期服从几何分布,从理论上说明了最小周期是可能达到的;借助星积运算,给出了一个判定Grain-like结构能否输出最小周期序列的充分条件,并构造了一类如此的Grain-like结构。

可重构线性反馈移位寄存器设计

线性反馈移位寄存器是序列密码的重要组成部分,介绍了一种可重构线性反馈移位寄存器的设计。根据需要,它可以被配置成为GF(2),GF(28),GF(216)或GF(232)域上一定长度范围内的任意一个线性反馈移位寄存器。该可重构线性反馈移位寄存器原型已在Altera公司的EP2S60F1020C5FPGA上实现,最高可工作在100MHz时钟下。试验结果表明:该可重构线性反馈移位寄存器占用硬件资源少,性能稳定。

移位寄存器在序列密码体制的应用及算法分析

通过简述现代密码体制中的数据加密标准ＤＥＳ和ＲＳＡ公钥体制存在的某些问题，针对目前对上述两种体制研究的人较多，并且各国对自身研究水平实施保密，一般实际水平都要比所公开的超前五到十年或更多，所以很难确定其对上述体制的攻击强度，继而论述了序列密码体制的一般技术原理及其某些优越性，并给出一个基于序列密码体制的微机加密算法．

有限域与线性反馈移位寄存器

研究了有限域与线性反馈移位寄存器之间的内在联系,简捷地证明了产生线性反馈移位寄存器序列几种方法的等价性以及产生m序列的条件,这对产生、掌握、运用p值m序列很有益处。

基于移位寄存器的伪随机序列改进算法

针对传统线性移位寄存器生成的伪随机序列输出数据速率低以及每个循环周期内0和1的数目不相等的问题,提出一种改进型的寄存器序列结构,采用跃进型移位寄存器为基础保证较高的输出速率,增加类似于De Bruijn计数器的反馈保证01平衡。理论分析与仿真结果表明,改进后的寄存器序列结构同时克服了原有结构的2个缺点,适合于高速率应用场合。

快速寻找非线性反馈移位寄存器的编程算法

在流密码中,非线性反馈移位寄存器(non-linear feedback shift register,NLFSR)是一种常用的安全性较高的伪随机序列生成器。目前仍然没有一种普遍有效的数学算法,能够根据给定的序列或者序列周期,直接推导出NLFSR。提出了一种快速寻找NLFSR的编程算法。该算法基于统一计算架构(compute unified device architecture,CUDA)和并行计算来实现,计算速度快,尤其适用于处理高次数的复杂NLFSR。并且该算法可以快速大规模地计算出NLFSR,为未来研究寻找NLFSR的数学算法提供了大量的实验数据。

一种非线性最大长度伪随机序列发生器的设计

伪随机序列在众多领域得到应用,研究伪随机序列的产生具有重要意义。基于m序列,首次提出采用特征函数构造非线性最大长度移位寄存器反馈函数。运用这种方法,构造了一类非线性反馈函数。根据该类反馈函数,设计了非线性伪随机序列发生器,并在FPGA(EPF10K)上得到实现。结果表明,该序列发生器生成的伪随机序列,周期长度,平衡特性、游程特性与m序列相同,非线性度较之得到提高,是难得的序列。

基于寄存器串联的de Bruijn序列构造

采用非线性反馈移位寄存器(NFSR)序列代替线性反馈移位寄存器(LFSR)序列作为驱动序列逐渐成为序列密码设计的主流趋势,因此NFSR也成为当前序列密码研究领域的一个热门课题.虽然研究历史已经有半个多世纪之久,但NFSR的研究成果依然相对匮乏,诸如圈结构等基本的密码性质尚不清楚.其中,如何构造大周期、密码性质良好的NFSR序列是序列密码设计者最关注的问题之一.极大周期NFSR序列,也称de Bruijn序列,具有良好的伪随机性质,而其构造问题一直是研究的热点.本文利用一类反馈移位寄存器串联结构,将生成k级de Bruijn序列的NFSR串联至生成n级m-序列的LFSR中,给出了构造(k+n)级de Bruijn序列的方法.此类串联结构共有两条平移不等价的输出序列,文章给出了其中周期较小的输出序列的求取算法,并分析了这条序列上共轭状态的判断与选取,进而通过一次并圈得到de Bruijn序列.文章进一步分析了对于给定的(k+n),令k尽量小,则可以有效降低利用此法构造所需要的复杂度.

基于遗传算法搜索低旁瓣最大长度序列

最大长度序列通过线性反馈移位寄存器产生,广泛应用于脉冲压缩雷达中。针对不同反馈连接产生序列的非周期自相关函数旁瓣特性不同,而目前尚无有效办法寻找具有低旁瓣特性的最大长度序列,利用遗传算法搜索线性反馈移位寄存器的最佳反馈连接,该反馈连接产生最大长度序列非周期自相关函数特性非常好。通过MATLAB仿真了遗传算法搜索过程、最大长度序列非周期自相关函数,给出了4～15级线性反馈移位寄存器反馈连接表,并对最大长度序列非周期自相关函数进行加窗处理,获得了更好的旁瓣抑制效果。

基于钟控非线性序列的RFID伪随机数发生器设计

以RFID加密系统的伪随机数发生器为研究对象,提出以线性反馈移位寄存器(LFSR)为基本部件的复合型钟控非线性伪随机数发生器的设计方法。通过Matlab和QuartusII对该设计的周期、线性复杂度、均匀性、功耗等特征参数进行分析,最后硬件电路采用FPGA产品中低成本、低功耗的CycloneⅡ实现。此设计既保持了基本钟控非线性序列循环周期长、线性复杂度高的特性,同时提高了输出序列取值分布的均匀性,电路结构简单,并行输出16位数据,能够满足RFID加密系统的要求。

非线性反馈移存器型序列密码的完全性通用算法

非线性反馈移存器型序列密码被使用于智能卡、射频识别标签(RFID)和无线传感器等硬件资源受限设备的信息加密中,其典型代表为Trivium算法、Grain v1算法和Mickey算法,然而现有的完全性算法在应用于此类序列密码时存在分析轮数较少及对依赖关系区分不清楚等问题.本文提出了一种考察此类序列密码完全性的通用算法,将算法内部状态表示成线性集合和非线性集合,将序列密码每轮更新转化为集合的运算,通过迭代计算可给出算法达到非线性完全性所需轮数的下界,克服了现有完全性算法的不足.应用此通用算法给出Trivium算法更优的1比特差分区分器并完成对Trivium-B算法的实时攻击.本方法可为此类序列密码的设计提供一定的理论依据.

本原σ-LFSR序列的线性复杂度研究

线性复杂度是衡量密钥流序列安全性的重要参数。该文考察了有限域上n级本原σ-LFSR序列的线性复杂度性质。首先得到了它的上下界并证明了界是紧致的,然后利用序列的根表示给出了计算本原σ-LFSR序列线性复杂度的方法。