浮点乘加部件中有符号数前导0预测算法

前导0预测电路(LZA)作为浮点乘加部件关键模块之一,使得浮点乘加部件关键路径的延时大大减小。然而传统的前导0预测算法都是针对无符号数提出的,需要符号检测电路才能进行规格化移位。针对这一缺陷,本文提出了一种有符号数的LZA算法,避免了符号检测电路所带来的关键路径的延时,更符合浮点乘加部件的设计需求。本文提出的算法已通过仿真验证,比传统算法的延时降低了11.8%。

正则有符号系数FIR滤波器优化算法

为了节约有限长单位冲激响应(FIR)滤波器的资源,提高运行速度,提出了用最小均方根法将浮点系数量化为正则有符号数(CSD)定点系数的方法。这种方法是先求出FIR滤波器的零点,将共轭成对零点组成两个基本节,采用级联型FIR结构,然后逐步对两个节进行定点数量化,最后量化为CSD定点数。为了验证这种方法的有效性,将它与简单量化进行了对比,结果表明最小均方根法更逼近原浮点系数滤波器,即该量化方式比简单量化更加有效。

基于CSD编码的FIR数字滤波器优化设计

研究数字滤波器的动机就在于它正成为一种主要的DSP操作。乘法运算是数字滤波器中的核心操作,其性能的好坏直接影响整个滤波器的特性。采用CSD编码技术来实现对数字滤波器的优化。实验结果表明,该方法的应用能提高乘累加器的运行性能,达到减少资源、优化面积的目的。数据还表明在最优状态下,CSD编码占用的资源仅仅是2C编码的26.7%,DA算法的40.7%。

三值光学计算机MSD转换为标准二进制数的硬件实现

为了提高三值光学计算机的存储与转换效率,该文提出1种把N位改进的有符号数(MSD)转换成N位标准二进制数的串并混合转换方法。基于此转换方法利用偏振片、液晶、分光器、反射镜、译码器和光电管等光电器件设计了硬件转换器逻辑结构。使用转换器SD11可以直接以标准二进制形式输出结果,从而使存储效率提高50%,同时实现MSD数据转换硬件化。

对二进制补码数的进一步研究

介绍了无符号二进制数和有符号二进制数补码的概念、补码数的求取方法以及补码数的性质 ,阐述了无符号补码数与有符号补码数的统一性问题。

基于HEVC整数DST的VLSI设计与实现

为了提高帧内编码性能,HEVC(High Efficiency Video Coding)首次应用整数离散正弦变换(The discrete cosine transform,DST)模式.针对现有DST算法运用到硬件设计中存在的设计电路面积较大、运算速度较慢的问题,结合DST矩阵系数运算数值的特点,提出了一种新的DST算法.并以此算法为核心,设计出了对应的专用有符号乘法器,通过采用单端口输入输出和组合累加器的方法,提高了电路的运算速度以及降低了电路的工作面积.在SMIC 0.18μm工艺下综合得到该电路最快工作频率为250MHz,电路面积为358 940μm2.从仿真结果来看,该设计的2D-DST电路有效,并能够获得较为精简的电路.

一种并行结构有符号乘累加器的设计

本文采用补码分布式算法,简化了有符号数、无符号数以及混合符号数的乘加减运算,通过改进累加器树结构、全加器逻辑电路,设计了一种新型乘累加器结构。通过Altera公司的EP1C3T144C8实现了该乘累加器6个9位有符号操作数的乘累加运算的功能和时序仿真,结果证明了该算法的有效性。该设计解决了常规DA分布式算法系数不能更新和占用大量RAM资源的缺点,可以应用到数字滤波器设计中,也可以作为快速的运算单元应用到DSP数字信号处理器中。

一种地震数据有损压缩方法及误差分析

对某地震处理系统将32位浮点数压缩为N位有符号短整型数的方法进行了推算和分析。得出了其压缩和优化的方法,认为其压缩前、后的误差基本为10^(-5)数量级,压缩率约为60%,远高于常用无损压缩软件的压缩率(约为95%)。进一步讨论了舍入造成的差异及提高压缩率的可能性。通过某工区资料展示了压缩方法对实际数据的应用效果,表明了压缩方法的可用性。

基于CORDIC旋转器的基-3 FFT算法高效设计

设计出一种可以用于FPGA高效实现的基-3 FFT算法,采用改进的三端前馈延迟转换器结构,优化了延迟和运算过程。针对蝶形运算中复数乘法器占据大量内存的问题,引入了CORDIC旋转器实现输入与旋转因子相乘的运算,可以降低乘法运算的复杂度,该CORDIC旋转器采用改进的高基CORDIC算法,解决了传统的CORDIC算法迭代次数多、延迟大的问题,从而达到高吞吐率要求。该基-3 FFT算法以寻址变序、流水处理的方式,可以满足最高运行频率为404 MHz的FFT处理要求。与基于传统复数乘法器的基-3 FFT算法相比,基于CORDIC旋转器的基-3 FFT算法使功耗平均减少了22%,使总延迟平均减少了29%。

算术运算指令对条件标志位的影响

计算机在执行某个程序的时候,实际上是在逐条执行指令,有些指令的执行对CPU的状态会产生影响.CPU中的状态寄存器用来指示CPU的运行状态.我们以Intel8086系列的处理器为例,研究算术运算指令对条件标志位的影响.

DTMB系统中频域交织的设计与实现

提出一种DTMB系统的频域交织方法,利用了插入位置集合的固有特性,使用正则有符号数CSD运算降低了运算量。实验表明,该频域交织器设计合理,可有效降低逻辑资源,最重要的是省去了传统查表法的存储器消耗。

面向LTE的超低复杂度FFT处理单元设计

该文提出了一种超低复杂度的、面向长期演进(LTE)上行的快速傅里叶变换(FFT)混合基处理单元的设计与实现。由Cooley-Tukey算法与质因数算法,LTE上行所需FFT可以分解到基2,3,5上。该文基于Winograd傅里叶变换设计了FFT处理单元,利用折叠技术对多模下FFT进行了算法单元复用,利用正则符号数(CSD)乘法结合树形结构与Horner法则优化其中的乘法器结构。相比已有方法,关键路径时间降低16.7,乘法器面积降低78.9,总面积降低62.1。

关于二进制补码运算如何解决溢出问题的研究

计算机中用补码来表示和存储数值,而在进行数值的算术运算时由于机器字长的限制往往会出现补码溢出,导致计算结果错误。针对这个问题,提出了一种根据溢出结果得到正确结果的计算方法:两个正数相加溢出时,将错误解加上2^(n+1)即为正确解;两个负数相加溢出时,将错误解减去2^(n+1)即为正确解,并给出了一般性证明。

信道化结构的无乘法器优化与实现

针对宽带接收机在拥有大的动态范围与高灵敏度的同时需要降低资源占用的问题,基于多相滤波信道化结构和频率响应屏蔽技术,将正则有符号数编码技术和改进动态旋转因子算法用于无乘法器的信道化结构优化设计中,将乘法器资源的占用转化为移位器与加法器的占用,提高硬件实现的效率、降低延迟。仿真结果表明:无乘法器算法可以有效地降低乘法器资源占用,提高信号处理性能。

算术运算指令对条件标志位的影响

计算机在执行某个程序的时候,实际上是在逐条执行指令,有些指令的执行对CPU的状态会产生影响。CPU中的状态寄存器用来指示CPU的运行状态。下面我们以Intel8086系列的处理器为例,说一下算术运算指令对条件标志位的影响。

New Families of Rational Form Solitary Wave Solutions to （2＋1）-Dimensional Broer-Kaup-Kupershmidt System＊

Taking the (2+1)-dimensional Broer-Kaup-Kupershmidt system as a simple example, some families of rational form solitary wave solutions, triangular periodic wave solutions, and rational wave solutions are constructed by using the Riccati equation rational expansion method presented by us. The method can also be applied to solve more nonlinear partial differential equation or equations.

微处理器标志的教与学

几乎任何一种微处理器都有标志寄存器,特别是与算术逻辑运算的结果有关的标志.几乎大同小异.这些标志主要的有溢出(0),符号(S),全零(Z),辅助进位(A),奇偶校验(P)和进位(C)等.它们是控制程序运行的重要依据,弄不清楚就无法编写汇编语言程序.但是学生在学习中很不容易掌握,加上有些教材或资料介绍含糊,甚至错误,使学生的思维产生混乱.本文讨论了上述标志的主要原理特征和置位复位的基本规则,并配以合适的实验,可加深学生的理解,尽快掌握标志的应用.本文以8088微处理器的上述标志为例加以讨论.