有限冲击响应数字滤波器在异步电机定子磁链观测中的应用

异步电机直接转矩控制中,通常由定子电压积分模型法得到定子磁链,由于观测值中直流和低频分量的存在,低速时无法精确获得定子磁链,从而恶化了系统的低速性能。该文将有限冲击响应数字滤波器与电压积分模型法相结合,提出了一种新的定子磁链观测器电压积分+有限冲击响应数字滤波器(U I&FDF),通过实验比较了该观测器与传统观测器、基于Chebyshev滤波的磁链观测器的效果。实验结果表明,该方法可以在异步电机运行各频率范围内实现较为精确的定子磁链观测,将此观测值用于直接转矩控制,可以改善电机的低速性能。

基于有限冲击响应滤波器线性相移控制的单相系统数字锁相环

利用有限冲击响应数字滤波器具有线性相移的特性,针对单相并网系统提出了基于有限冲击响应数字滤波器构造αβ静止坐标系下的电压矢量方法。参照三相并网系统基于αβ静止坐标系到dq同步旋转坐标系的数字锁相环原理,采用同步采样技术确保滤波器恒定系数的方法,实现了基于虚拟两相直角坐标系的数字锁相环控制。利用PSIM软件对电网电压幅值和频率的波动、3次谐波注入等参数变化的影响做了仿真研究。在此基础上,搭建了基于DSP TMS320C32为控制核心的模拟装置,实验结果验证了该方法是可行的,并且具有较好的动静态性能。

基于低延迟有限冲击响应滤波器的差动保护采样率转换算法

智能变电站中,电子式电流互感器(ECT)取代传统的电磁式电流互感器向差动保护装置提供电流信息。工程中,不同采样频率的ECT要求保护装置重采样,统一多路电流数据的采样频率。为解决此问题,本文提出了一种改进的差动保护采样率转换算法。该算法基于低延迟有限冲击响应滤波器原理,并以此为基础构造了基于约束最小二乘法设计的可用于信号抽取和插值环节级联的低通滤波器,实现了任意有理数倍频率转换的快速响应。仿真结果表明,较基于切比雪夫逼近原理的传统低通滤波器,采用改进算法的低通滤波器的数据输出响应速度提高了37.5%,峰值瞬时误差可控在3.683%以内,可以有效地减少数据传输延迟,提高差动保护动作的快速性。

低延迟有限冲击响应滤波器约束最小二乘设计

针对具有低群延迟的非线性相位有限冲击响应滤波器的设计问题,采用在极小化复数误差能量的同时对复数误差和相位误差进行约束的方法,既可以得到凸的约束区域,又可以对幅值误差和相位误差进行独立控制.将具有给定相位误差的低通滤波器的最小二乘设计方法扩展到高通和带通滤波器的设计,引入左边和双边S形相位误差上界约束函数对高通和带通滤波器的相位误差进行约束,来抑制带边附近群延迟误差大的效应.应用改进的Goldfarb-Idnani算法求解由复数误差和相位误差约束最小二乘设计问题产生的半无穷正定二次规划.设计例子表明,该设计方法对减小滤波器的群延迟误差非常有效.

二阶锥规划方法对于低群延时复系数有限冲激响应数字滤波器优化设计

针对低群延时复系数有限冲激响应数字滤波器优化设计问题,提出了一种幅度和相位独立约束的等纹波设计新方法。该方法在相位误差一定的条件下对幅度的上界和下界分别采取复数圆约束和线性不等式约束,不仅提高了幅度约束的精度,而且将非凸的滤波器设计问题转化为二阶锥规划问题;同时,为抑制通带边缘附近较大的群延时震荡效应,引入了相位误差一阶导数约束方法。仿真结果表明:该方法既可以有效的减小群延时误差,又可以最小化幅度误差,极大的提高了复系数滤波器的优化设计性能。

有限长单位冲激响应FIR数字滤波器线性相位分析和结构图

FIR数字滤波器是信息处理中的重要部件 .本文对该滤波器的线性相频特性进行分析 。

三维非分离型有限长冲击响应滤波器组的设计

提出了一种新的三维非分离线性相位二通道并具有完全重构的有限长冲击响应滤波器组的设计方法，与McClellan变换采用频率变换不同的是该方法是利用变量代换方法。通过调整一维窗函数的参数和传递函数可以灵活地控制三维滤波器的频率特性。最后给出了几个设计实例。

基于序列锥规划方法的群延时约束等纹波有限冲激响应数字滤波器优化设计

有限冲激响应数字滤波器(FIR)的优化设计理论,一般是使设计的FIR滤波器频率响应与期望滤波器频率响应之间的误差最小并通过优化技术进行求解。但是已有的这些方法大都关注于通带和阻带内的幅频特性,而对于非线性群延时约束考虑较少,因此对于群延时要求较高的应用场合,这些方法是不适用的。该文提出了一种群延时约束的等纹波有限冲激响应数字滤波器设计新方法,该方法主要思想是采用泰勒级数近似将带有非线性群延时约束条件的原等纹波滤波器优化设计问题在好的初始迭代点附近转化为序列二阶锥规划子问题进行求解,较好的解决了对群延时要求较高的问题。仿真结果表明,该方法可以有效的减小滤波器群延时误差,最小化通带和阻带纹波,提高了滤波器的优化设计性能。

基于DSP窗函数法实现的有限单位冲激响应FIR数字滤波器

利用FIR和DSP各自的特点,将两者有机地组合成一个整体系统。基于DSP实现FIR数字滤波器,具有准确度高、稳定性好,易移植使用,有较强的实用性与灵活性的特点。重点利用窗函数法实现FIR数字滤波器。通过反复修改参数得到优化结果,并找出进一步改进的措施。

有限冲击响应(FIR)滤波器原理及设计

介绍了有限冲击响应(FIR)滤波器的原理、设计思路,讨论了提高FIR滤波器性能的主要途径。

基于量子粒子群优化的数字冲击滤波器自动设计

为了提高数字冲击滤波器设计的效率,提出了一种基于QPSO算法的优化设计方法.首先根据EBPSK通信系统中数字冲击滤波器的特殊滤波机理,在考虑有限字长效应的情况下对数字冲击滤波器进行建模,然后设计出合理的优化变量、目标函数和约束条件,并利用QPSO算法的全局搜索能力和惩罚函数法的约束处理机制设计数字冲击滤波器.仿真结果表明:种群适应度值能够逐步达到收敛,从而保证了寻优结果的最优性;设计得到的滤波器幅频响应在中心频率处呈现出极窄的陷波-选频特性,并可将EBPSK调制信号的微弱相位跳变转化为明显的幅度冲击,有利于解调.与已有的手调滤波器相比,该设计方法快速可靠,可节约0.3～0.5 dB的信噪比增益.

有限长冲击响应滤波器线性相位条件证明

非线性相位畸变会破坏信号表达效果,一些场合如立体语音、图像处理以及数据传输等要求数字滤波器满足线性相位条件.有限长冲击响应滤波器在序列对称的条件下具有线性相位,但其必要性条件证明方面的文献很少.本文给出了线性相位必要性条件的一种证明,丰富这方面的证明方法,也可帮助学习者进一步理解线性相位的充分必要条件.

有限冲激响应滤波器的设计与实现

提出了采用现场可编程门阵列(FPGA)器件实现有限冲激响应(FIR)数字滤波器的方案,并以一个8阶低通FIR数字滤波器的实现为例,设计并完成软硬件仿真与验证.结果表明,电路工作正确可靠,能满足设计要求.

用非均匀频率样本设计有限冲激响应（FIR）数字滤波器的一种新方法

本文提出用非均匀频率样本设计ＦＩＲ数字滤波器的一各新方法。在相位上没有线性的约束。该方法基于在复平面单位圆上牛顿多项式的内插法。所提方法令人注目的优点是：可运用于不等间距的样本，滤波器参数的递推和半定常（Ｓｅｍｉｐｅｒ－ｍａｎｅｎｔ）的计算结果，有得到短的过渡带或锐截止频率响应的能力，以及对于实时应用高效率算法的设计。在序列情况下，当下一个样本出现时，只要用校正项修正过去的样本来求设计参数的值，该校正项可用来作为收敛、近似值或滤波器阶减少（Ｒｅ－ｄｕｃｔｉｏｎ）的标记。该方法可推广到ｍ维滤波器的设计、ＤＦＴ的计算、并行算法的设计等等。

利用可编程逻辑器件设计有限冲激响应滤波器

讨论了几种数字滤波器算法 ,分析有限冲激响应滤波器和无限冲激响应滤波器各自的优点和缺点。提出一种利用可编程逻辑器件设计有限冲激响应滤波器的设计方法 ,并计算一个具体的有限冲激响应滤波器的参数。

在TMS320C5410上用MATLAB实现有限冲激响应滤波器

介绍在TMS3 2 0C5 410上尝试MATLAB语言编程实现FIR数字滤波器的方案 ,阐明其开发基本原理 ,并给出了具体程序实例。

基于迭代无偏有限冲击响应滤波的共轴跟踪技术研究

为了有效提升光电跟踪系统的跟踪精度,提出一种共轴跟踪改进方案。采用迭代无偏有限冲击响应(UFIR)滤波算法来替代传统卡尔曼滤波(KF)算法,进行系统状态估计与预测。迭代UFIR滤波算法由于不依赖噪声先验统计信息,可有效克服传统KF算法的不足,在噪声统计信息未知时能保持理想的预测精度,从而使改进后的系统在实际工况下仍能达到较高的跟踪精度。分别进行了迭代UFIR算法和KF算法对比的单元仿真实验,以及采用两种算法的共轴跟踪系统对比仿真实验,实验结果验证了理论分析的正确性,表明在噪声统计信息无法事先准确获得的实际工程应用中,基于迭代UFIR滤波的共轴跟踪改进方案较基于KF算法的传统方案鲁棒性更强,具有更大的应用潜力。

设计稳定约束最小二乘无限冲击响应滤波器的序列最小化方法

无限冲击响应(infinite impulse response,IIR)数字滤波器不具有内禀稳定性,因此在其实际设计中要施加稳定性约束.稳定三角形条件是一种充分必要且线性的稳定性约束条件,为了充分利用该条件,本文使用基于二阶因子迭代更新的序列最小化技术将IIR滤波器的约束最小二乘设计问题转化为一系列的约束最小二乘子问题,在每一个子问题中,有且只有一个二阶分母因子连同整个分子被优化,其他的二阶分母因子保持不变.设计实例表明此方法能比现有方法得到性能更好的滤波器.

基于DSP Builder的分布式算法的FIR数字低通滤波器设计

针对利用现场可编辑门阵列(FPGA)设计有限长冲击响应(FIR)数字滤波器中如何降低硬件资源消耗、提高硬件资源利用率的问题,提出一种改进的分布式算法。该算法是将固定系数的FIR滤波器系统单位脉冲响应事先存储在查找表中,利用搜索查找表得到运算结果,而不是使用传统的硬件方式来实现乘累加运算。介绍了以Altera公司的DSP Builder软件作为设计18阶FIR数字低通滤波器设计工具的具体流程和方法。通过Simulink和硬件在环(HIL)模块的引入,将设计模块下载到FPGA,进行软硬件协同仿真,给出滤波器的性能指标的实测结果。实测结果表明,所设计的18阶分布式算法低通滤波器截止频率为5.6 k Hz,带内波动:<0.5 d B,带外抑制:>18 d B,消耗的逻辑单元数量仅为442个较同阶的传统数字滤波器小一个数量级。因此,利用分布式算法设计的滤波器不仅其性能指标能够满足设计要求,对硬件资源的使用效率也有极大的改善。