期刊文献+
共找到6篇文章
< 1 >
每页显示 20 50 100
无关位在增加测试向量分组长度上的应用
1
作者 杨静 邝继顺 尤志强 《计算机工程》 CAS CSCD 北大核心 2011年第2期266-268,271,共4页
针对内建自测试技术难以检测到抗随机测试故障的缺陷,提出一种充分利用测试向量中的无关位增加测试向量分组长度的方法。由含无关位的测试向量产生出相应电路内部节点的响应向量,通过分析测试向量与响应向量之间的关系,给出一些启发式... 针对内建自测试技术难以检测到抗随机测试故障的缺陷,提出一种充分利用测试向量中的无关位增加测试向量分组长度的方法。由含无关位的测试向量产生出相应电路内部节点的响应向量,通过分析测试向量与响应向量之间的关系,给出一些启发式规则并构建相应的有向图,用深度优先搜索方法查找出P×M个有向图的最长公共路径。实验结果表明,最大测试分组中的向量数平均增加了2.2个。 展开更多
关键词 无关 未知位 内建自测试 可测性设计
下载PDF
适用于扫描测试中的测试响应压缩电路设计 被引量:2
2
作者 韩银和 李晓维 李华伟 《计算机研究与发展》 EI CSCD 北大核心 2005年第7期1277-1282,共6页
测试向量响应压缩电路分为组合压缩电路和时序压缩电路两种.提出一种新的时序压缩电路:锥-压缩器.由于该电路是单输出的,所以总能保证最大压缩率.根据扫描测试中故障出现的特点,通过引入等价概念和两条设计规则来保证该响应压缩电路能... 测试向量响应压缩电路分为组合压缩电路和时序压缩电路两种.提出一种新的时序压缩电路:锥-压缩器.由于该电路是单输出的,所以总能保证最大压缩率.根据扫描测试中故障出现的特点,通过引入等价概念和两条设计规则来保证该响应压缩电路能够避免2,3和任何奇数个错误位抵消的情况.这两条设计规则同样适用于处理测试响应中出现未知位的情况.提出的基于随机选取生成算法可以自动生成该压缩电路.最后用实验数据从性能和代价两方面分析了锥-压缩器的适用性. 展开更多
关键词 错误抵消 未知位屏蔽 异或网络 多输入移寄存器
下载PDF
数字电路测试压缩方法研究(英文) 被引量:3
3
作者 韩银和 李晓维 《中国科学院研究生院学报》 CAS CSCD 2007年第6期847-857,共11页
测试压缩可以在没有故障覆盖率损失的情况下,极大地降低测试时间和测试数据量,弥补了测试设备和芯片制造能力提升之间的差距,受到学术界和工业界的广泛关注.测试数据分为测试激励和测试响应2种,测试压缩也对应分为测试激励压缩和测试响... 测试压缩可以在没有故障覆盖率损失的情况下,极大地降低测试时间和测试数据量,弥补了测试设备和芯片制造能力提升之间的差距,受到学术界和工业界的广泛关注.测试数据分为测试激励和测试响应2种,测试压缩也对应分为测试激励压缩和测试响应压缩2个方面.本文针对这2方面分别展开了研究.主要贡献包含:(1)提出了一种Variable-Tail编码.Variable-Tail是一种变长-变长的编码,对于X位密度比较高的测试向量能够取得更高的测试压缩率.实验数据表明,如结合测试向量排序算法,则使用Variable-Tail编码可以取得很接近于编码压缩理论上界的压缩效果(平均差距在1.26 %左右) ,同时还可以减少20 %的测试功耗.(2)提出了一种并行芯核外壳设计方法.研究发现了测试向量中存在着扫描切片重叠和部分重叠现象.当多个扫描切片重叠时,它们仅需要装载一次,这样就可以大大减少测试时间和测试数据量.实验结果表明,使用并行外壳设计,测试时间可以减少到原来的2/3 ,测试功耗可以减少到原来的1/15 .(3)提出了3X测试压缩结构.3X测试压缩结构包含了3个主要技术:X-Config激励压缩、X-Balance测试产生和X-Tolerant响应压缩.X-Config激励压缩提出了一个周期可重构的MUX网络.X-Balance测试产生综合考虑了动态压缩、测试数据压缩和扫描设计等因素,产生测试向量.它使用了回溯消除算法和基于确定位概率密度的扫描链设计算法,减少测试向量体积.X-Tolerant响应压缩提出了一种单输出的基于卷积编码的压缩电路.该压缩电路只需要一个数据,因此总能保证最大的压缩率.同时为了提高对X位的容忍能力,还提出了一个多权重的基本校验矩阵生成算法. 展开更多
关键词 系统芯片 测试激励压缩 测试响应压缩 扫描设计 自动测试向量生成(ATPG) 不关心 未知位 卷积编码
下载PDF
基于规则LDPC码校验矩阵的测试响应压缩方法研究
4
作者 徐庆尧 崔少辉 《军械工程学院学报》 2013年第1期43-47,共5页
摘要:针对现有的测试响应压缩方法在未知位处理能力、混淆能力、诊断能力和压缩能力方面只侧重于单一能力的问题,首次将LDPC编码技术应用于测试响应压缩中,提出一种基于规则LDPC码校验矩阵的测试响应压缩方法.通过对上述4种能力进... 摘要:针对现有的测试响应压缩方法在未知位处理能力、混淆能力、诊断能力和压缩能力方面只侧重于单一能力的问题,首次将LDPC编码技术应用于测试响应压缩中,提出一种基于规则LDPC码校验矩阵的测试响应压缩方法.通过对上述4种能力进行仿真分析得出,该方法与现有测试响应压缩方法相比整体性能有明显的提升. 展开更多
关键词 LDPC码 测试响应压缩 异或网络 未知位
下载PDF
Controlled Teleportation of an Unknown N-qubit Entangled GHZ State 被引量:4
5
作者 JIANG Wei-Xing FANG Jian-Xing ZHU Shi-Qun SHA Jin-Qiao 《Communications in Theoretical Physics》 SCIE CAS CSCD 2007年第6期1045-1048,共4页
A scheme for controlled teleportation of an unknown N-qubit entangled GHZ state from the sender Alice to the distant receiver Bob is proposed. And m-qubit GHZ state is sufficient for the task of control by m spatially... A scheme for controlled teleportation of an unknown N-qubit entangled GHZ state from the sender Alice to the distant receiver Bob is proposed. And m-qubit GHZ state is sufficient for the task of control by m spatially- separated supervisors. Conditioned on the local operations executed by all participants, Bob can faithfully restore the original state by performing relevant unitary transformations with the aid of some classical message about measurement results. Anyone's absence will absolutely lead to the failure of teleportation. 展开更多
关键词 quantum information quantum teleportation entangled GHZ state Bell state measurement
下载PDF
基于卷积编码的SOC测试响应压缩研究
6
作者 韩银和 李华伟 +1 位作者 李晓维 AnshumanChandra 《中国科学(E辑)》 CSCD 北大核心 2006年第6期686-697,共12页
提出一种单输出压缩方法.首先提出了码率为n/(n?1)、距离为3的卷积码的设计规则,利用这些规则可得到卷积码的校验矩阵,该校验矩阵的实现电路即是能够提供单输出压缩的响应压缩电路.所设计的压缩电路可避免2个和任意奇数个错误位的混淆... 提出一种单输出压缩方法.首先提出了码率为n/(n?1)、距离为3的卷积码的设计规则,利用这些规则可得到卷积码的校验矩阵,该校验矩阵的实现电路即是能够提供单输出压缩的响应压缩电路.所设计的压缩电路可避免2个和任意奇数个错误位的混淆、避免一个未知位(X位)对特征的掩盖.利用概率论分析了未知位掩盖效应.如果未知位分布具有聚簇特征,那么提出的多重量校验矩阵设计算法能够大大降低未知位的掩盖效应.最后用一些实验数据验证了所提出的压缩电路能够提供较强的未知位容忍能力和非常低的错误位混淆率. 展开更多
关键词 SOC测试 测试响应压缩 卷积码 错误混淆率 未知位掩盖
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部