权电容DAC状态转换速度估计方法

为提高权电容阵列DAC的性能,本文通过建立权电容阵列DAC的理想模型和状态转换模型,求解出零状态输出和非零状态输出,证明了权电容阵列DAC输出仅包含系统的零状态响应,而与前次输入无关.根据权电容阵列DAC的频率响应特性和时域响应函数,得到一种电容阵列DAC转换速度的估计方法,并建立了支路时间常数与转换开关导通电阻之间的限制关系.通过仿真分析验证了权电容阵列DAC转换速度的估计方法,为权电容阵列DAC的设计和应用提供了理论依据.

Dither技术在16位奈奎斯特模数转换器中的应用

针对传统随机化(Dither)技术会引入额外噪声、占用转换周期以及缩小量化范围的问题,提出应用于高精度逐次逼近型模数转换器(Successive Approximation Analog to Digital Converter, SAR ADC)的dither新技术。该技术在传统二进制权重的电容型数模转换器(Digital to Analog Converter, DAC)中引入增量式电容阵列,形成混合型电容阵列,并随机化大电容的误差,以削减较大的谐波,且不占用额外量化周期。为验证该dither新技术,利用MATLAB进行仿真,并基于55 nm CMOS工艺,设计了一个16位的二级逐次逼近型模数转换器。仿真结果显示,所设计的ADC使用1.2 V和3.3 V电源供电,在采样速率1.25 MHz,输入信号为107 kHz的条件下,消耗了3.1 mA电流,得到了94.0 dB的信纳失真比(Signal to Noise and Distortion Ratio, SINAD)。