-
题名一种面向超标量处理器的低功耗指令Cache设计
- 1
-
-
作者
肖建青
李伟
张洵颖
沈绪榜
-
机构
西安微电子技术研究所
-
出处
《微电子学与计算机》
CSCD
北大核心
2015年第7期103-106,111,共5页
-
基金
国家"八六三"计划项目(2011AA120204)
"十二五"民用航天某预研项目(YY2011-012(D020201))
-
文摘
针对超标量结构中多体并行的流水化指令Cache提出了三种低功耗优化策略,首先是基于Cache路的条件放大技术,它根据标志匹配结果来关闭无关路中敏感放大器对存储阵列的驱动输出;其次是基于Cache行的动态电压调节技术,它只对当前访问的Cache行提供正常的操作电压,而其他Cache行都处于低电压休眠状态;最后是基于短循环程序的指令回收技术,它通过重复利用过期指令来减少对Cache的冗余访问.实验表明,这个低功耗设计在SPEC和PowerStone基准程序下可以将指令Cache的总功耗分别降低72.4%和84.3%,而处理器的IPC损失分别只有1.1%和0.8%,并且不会带来任何时序开销.
-
关键词
超标量
流水化指令Cache
条件放大
动态电压调节
指令回收
-
Keywords
superscalar, pipelined instruction cache
conditional amplifying
dynamic voltage scaling
instruction re-cycling
-
分类号
TP302.2
[自动化与计算机技术—计算机系统结构]
-