边界扫描SRAM簇板级互连测试研究

由于边界扫描结构的复杂与费用的关系,在现代电子电路中广泛使用的静态随机存取存储器还很少包含边界扫描结构。本文提出了一种能完全实现SRAM簇互连测试的方法,该方法能检测SRAM簇控制线、数据线和地址线的板级互连故障,且测试长度较短。

板级高速互连线的物理特征优化方法

针对板级高速互连线的物理特征优化问题,采用非支配排序遗传算法Ⅲ(NSGA-Ⅲ)、推拉搜索算法(PPS)和TIGE2算法对其进行优化,主要针对板级高速互连线信号完整性的反射、串扰和损耗的多目标优化问题,并结合实际工程设计时的生产工艺、性能要求和材料成本设定了多个约束条件。对比优化前起始结构的目标函数和三种遗传算法优化结构的目标函数,结果显示,三种遗传算法都可以用于处理板级高速互连线的物理特征优化问题,其中NSGA-Ⅲ优化结构的目标函数总和最小,算法的运算时间较短,在实际的工程设计中更具备指导意义。

基于W-ElementRLGC矩阵的板级高速互连线实用建模方法

阐述W-ElementRLGC矩阵的板级高速互连线实用建模方法,利用W-ElementRLGC矩阵与频率无关的特点,减少仿真时间,在设计板级传输线结构时,充分考虑实际布线时场景以及实际应用中PCB板材的规格。在误差率5%的精度范围内,该模型可以替代传统的Hspice软件,输入板级高速互连线结构特征预测W-Element RLGC矩阵,通过相关的公式评估该模型信号完整性性能。