AlGaN/GaN HEMT器件高温栅偏置应力后栅极泄漏电流机制分析

AlGaN/GaN高电子迁移率晶体管(HEMT)的栅特性会受到温度应力和电应力的影响.在高温栅偏置(HTGB)应力下,器件的栅特性会发生退化,如栅极泄漏电流增大.为了研究退化机理,分析了AlGaN/GaN HEMT在栅电压为-2 V时,250℃高温应力作用后的栅极泄漏电流机制.随着HTGB时间的增加,栅极泄漏电流持续增大,受到应力器件在室温下静置后栅极泄漏电流密度恢复约20%.结果表明,在正向偏置范围内,栅极泄漏电流是由热电子发射(TE)引起的.在反向偏置范围内,普尔-弗伦克尔(PF)发射在小电压范围内占主导地位.阈值电压附近的范围由势垒层中的陷阱辅助隧穿(TAT)引起;在大电压范围内,福勒-诺德海姆(FN)隧穿导致栅极发生泄漏.

GaN HEMT栅偏置电压与反向传导电压的解耦合研究

第三代宽禁带氮化镓高电子迁移率晶体管(GaN HEMT)的反向传导特性由于受到栅极偏置的控制作用,限制了器件在双向DC/DC变换器等场景中的实用化发展。通过采用源极控制p-GaN区域的结构设计,使得部分异质结导电沟道受到源极控制,实现了反向传导电压与栅极偏置电压的解耦合,有效解决了负栅偏压下器件的反向传导特性退化难题。研究表明,当器件p-GaN层上方的源控金属块和栅极金属块长度比值为1∶1时,有利于实现正向与反向传导性能的最佳折中。在150℃高温下,采用新结构设计的GaN HEMT维持了低开启反向传导能力。双脉冲动态开关测试表明,器件具有快速开关能力。器件制备工艺简单,兼容现有的GaN HEMT工艺流程,有望促进GaN功率半导体器件技术在变换器应用领域的实用化发展。

考虑背栅偏置的FOI FinFET电流模型

建立了绝缘体上鳍(FOI)鳍式场效应晶体管(FinFET)的电流模型,通过推导出背栅对前栅的耦合系数,使电流模型可以预测背栅电压对沟道电流的影响。该模型可以较为精准地预测实验数据和TCAD仿真结果,并且对于FOI FinFET的鳍宽和侧壁倾斜角等几何参数有较宽的适用范围。通过提取耦合系数,证明了背栅对前栅的耦合效应将随着鳍宽和侧壁倾角的增大而增强,而鳍底部的夹角对沟道的影响可以忽略。所提出的模型可以用于建立BSIM模型,指导设计者优化器件性能,以及进行背栅偏置的低功耗集成电路设计。

辐照下背栅偏置对部分耗尽型绝缘层上硅器件背栅效应影响及机理分析

基于部分耗尽型绝缘层上硅(SOI)器件的能带结构,从电荷堆积机理的电场因素入手,为改善辐照条件下背栅Si/SiO_2界面的电场分布,将半导体金属氧化物(MOS)器件和平板电容模型相结合,建立了背栅偏置模型.为验证模型,利用合金烧结法将背栅引出加负偏置,对NMOS和PMOS进行辐照试验,得出:NMOS背栅接负压,可消除背栅效应对器件性能的影响,改善器件的前栅I-V特性;而PMOS背栅接负压,则会使器件的前栅I-V性能恶化.因此,在利用背栅偏置技术改善SOI/NMOS器件性能的同时,也需要考虑背栅偏置对PMOS的影响,折中选取偏置电压.该研究结果为辐照条件下部分耗尽型SOI/MOS器件背栅效应的改善提供了设计加固方案,也为宇航级集成电路设计和制造提供了理论支持.

一种新型偏置栅MOS管漂移区表面电压和电场的分析模型

本文提出了偏置栅MOS管漂移区离子注入剂量对表面电压和PN结边界电场两者关系的一种新的分析模型 ,借助数学推导得到该模型的计算方程 ,通过仿真曲线图能清楚地看到它们之间的变化关系 。

栅格式偏置天线的关键工艺方案

通过对栅格式偏置天线的成形原理进行分析,建立了栅支板和栅条加工的数学模型,同时在建立天线 安装中栅支板定位的数学模型的基础上导出了计算公式,最后对天线主面精度进行了估算并提供出工程中实测数 据。

150 nm FDSOI器件的背栅NBTI效应研究

负偏置温度不稳定(NBTI)是器件的主要可靠性问题之一,本文通过对150 nm工艺的FDSOI器件进行加速应力试验,分析了不同栅极偏置应力、温度应力下器件阈值电压和饱和电流的退化特性,发现背栅偏置更容易导致NBTI退化,同时研究了正背栅耦合作用下NBTI效应的退化机理。

一种新型偏置电路的CMOS亚阈型电压基准源

文章设计了一种工作在亚阈值状态下的CMOS电压基准源,分析了MOSFET工作在亚阈区的电压和电流限定条件。电压基准源可提供与工艺基本无关近似零温度系数的基准电压。为了提高电路的电源抑制比,该电路采用了共源共栅电流镜结构。该结构采用了一种新型的偏置电路,使得电流镜各级联管均工作在饱和区边缘而不脱离饱和区,提高输出电压摆幅,得到有较高恒流特性的基准电流。该电路采用0.6μm CMOS工艺,通过Spectra仿真,可工作在2V电压下,输出基准电压1.4V,温度系数为17×10-6(V/℃)。

基于动态栅压功放的高效超宽带发射机结构

提出的超宽带射频发射机的结构具有良好的效率和线性度。设计和制作了一款宽带的动态栅压偏置的功率放大器。动态栅压偏置可以获得优良的宽带性能。总发射机可以支持184.32 MHz的调制带宽。基带信号和相关偏置电压由宽带模拟基带处理单元生成。基带信号经过直接变频的调制方式到达功放输入端,偏置电压经过差分运放以及延时电路到达功放栅极。实验结果表明,与传统A类功放相比,动态栅压偏置可以增加系统的效率和线性度。

一种CMOS/SOI八位A/D转换器

本文设计了一种8位A/D转换器,该转换器采用半闪烁型结构,由两个4位全并行A/D转换器实现8位转换,电路中的比较器用斩波稳零型结构,具有结构简单和失调补偿功能。研究了SOI CMOS电路的背栅偏置结构,电路制作工艺采用全耗尽CMOS/SOI工艺技术,电路芯片面积为3.5×3.7mm^2,转换速度为1MS/s,抗瞬时γ辐照水平为1×10^(11)rad(Si)/s,总剂量辐照水平为1×10~4rad(Si)。

一种高电流匹配精度电荷泵电路设计

文章提出了一种基于TSMC 0.35μm CMOS工艺的高电流匹配精度电荷泵电路。该电路采用了对称结构充放电流镜,自偏置高摆幅共源共栅镜像电流源和电流开关加速电路,提高了高速工作时电路的稳定性,消除了电压跳变现象,解决了充放电流不匹配的问题,且输出摆幅较大。仿真结果表明,该电路可很好的工作于高精度锁相环电路中。

CMOS工艺制备的高压PMOSFET温度特性研究

采用Cascade探针台与Agilent 4155B参数测试仪测试采用1.5μmP阱单层多晶单层金属CMOS工艺制作的宽长比为50∶4的高压PMOSFET在不同温度下(27°C～200°C)的器件特性,包括漏电流I_(DS)、阈值电压V_T、栅跨导gm的温度特性,并与常压PMOSFET温度特性比较,推导阈值电压值与温度的简单关系。

与常规CMOS工艺兼容的高压PMOS器件设计与应用

采用常规P阱CMOS工艺,实现了与CMOS工艺兼容的高压PMOS器件。制作的器件,其击穿电压为55 V,阈值电压0.92 V,驱动电流25 mA。对所设计的CMOS兼容高压PMOS器件的制造工艺、器件结构和测试等方面进行了阐述。该器件已成功应用于VFD平板显示系列电路。

一种高性能CMOS电荷泵的设计

设计了一种用于电荷泵锁相环的CMOS电荷泵电路。电路中采用三对自偏置高摆幅共源共栅电流镜进行泵电流镜像,增大了低电压下电荷泵的输出电阻,并实现了上下两个电荷泵的匹配。为了消除单端电荷泵存在的电荷共享问题,引入了带宽幅电压跟随的半差分电流开关结构,使电荷泵性能得以提高。设计采用0.18-μm标准CMOS工艺。电路仿真结果显示,在0.35V到1.3V范围内泵电流匹配精度达0.9%,电路工作频率达250MHz。

一种高性能CMOS电荷泵的设计

设计了一种用于电荷泵锁相环的CMOS电荷泵电路。电路中采用3对自偏置高摆幅共源共栅电流镜进行泵电流镜像,增大了低电压下电荷泵的输出电阻,实现了上下两个电荷泵的匹配。为消除单端电荷泵存在的电荷共享问题,引入了带宽幅电压跟随的半差分电流开关结构,使电荷泵性能得以提高。设计采用0.18μm标准CMOS工艺。电路仿真结果显示,在0.35～1.3V范围内泵电流匹配精度达0.9%,电路工作频率达250MHz。

工作于亚阈区的纯MOS管基准电压源的研究设计

本文旨在设计一种无三极管无大电阻无运放的纯MOS电压基准源,采用的方法是利用工作在亚阈值区的NMOS和自偏置的共源共栅NMOS组合。采用CSMC(华润上华)0.5 umBiCMOS工艺,在MOS工艺角sf、27℃,得到输出基准电压为1.520 V,电路功耗仅200 nA,在温度范围(-20℃～100℃)内的温度系数为31.33 ppm/℃.

一种工作在亚阈值区的CMOS基准电压源设计

提出了一种在低电源电压下工作的CMOS电压基准源，其基准电路采用工作在亚闽值区的nMOS晶体管和自偏置的共源共栅晶体管组合，该电路基准电流产生部分采用两个负反馈回路，确保了基准电流的稳定性。该电路采用标准的0．5IxmCMOS工艺，用Cadence中的Spectre仿真。在fs工艺角下，27℃时基准电压为1．52V，在120℃范围内（-20℃=～100℃）的温度系数可低至31．33ppm／℃。

LV/HV兼容CMOS芯片与制程结构

LV/HV兼容CMOS技术,该技术能够实现低压5 V与高压100~700 V(或更高)兼容的CMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HV MOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MOS集成电路芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。

LV/HV兼容Twice-Well CMOS芯片与制程结构

LV/HV兼容Twice-Well CMOS技术,该技术能够实现低压5 V与高压100 V^700 V(或更高)兼容CMOS工艺。为了便于高低压MOS器件兼容集成,采用比通常浅双阱更深的阱,形成其漂移区的偏置栅结构的HV MOS器件。采用MOS芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。

LV/HV兼容N-Well CMOS芯片与制程结构

LV/HV兼容N-Well CMOS技术,该技术能够实现低压5 V与高压100~700 V(或更高)兼容CMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HV MOS器件。改变漂移区参数可以得到不同的高压。使用MOS芯片结构设计﹑工艺与制造技术,依该技术得到了芯片制程结构。