高功率微波作用下热载流子引起n型金属-氧化物-半导体场效应晶体管特性退化研究

高功率微波(HPM)通过使半导体器件特性退化和功能失效,从而干扰电子系统无法正常工作.针对金属氧化物半导体(MOS)器件的HPM效应,建立了高功率微波引起n型金属氧化物半导体场效应晶体管(nMOSFET)特性退化的物理过程与模型.器件仿真结果中nMOSFET的输出特性曲线显示栅极注入HPM引起器件特性退化,包括阈值电压正向漂移、饱和电流减小、跨导减小等;结合物理模型分析可知,HPM引起的高频脉冲电压使器件进入深耗尽状态,热载流子数目增多,热载流子效应导致器件特性退化.MOS器件的HPM注入实验结果显示,器件特性曲线、器件模型参数变化趋势与仿真结果一致,验证了HPM引起nMOSFET特性退化的物理过程与模型.

一种新型凹源HV-NMOS器件研究

设计出一种能与体硅标准低压 CMOS工艺完全兼容的新型凹源 HV-NMOS( High voltage NMOS)结构 ,在 TSUPREM-4工艺模拟的基础上提出了该结构具体的工艺流程及最佳的工艺参数 ,通过 MEDICI进行特性模拟得到了该结构的电流 -电压和击穿等特性曲线 ,击穿电压比传统 HV-NMOS提高了 3 7.5 %。同时分析了凹源结构、p阱、缓冲层 ( Buffer层 )及场极板对改善 HV-NMOS工作特性的有效作用 ,最后给出了该凹源 HV-NMOS的流水实验测试结果。

降低金属与n型Ge接触电阻方法的研究进展

Ge材料中n型杂质激活的电子浓度偏低,以及费米能级钉扎效应导致的金属与n型Ge接触电子势垒高度偏大,使金属与n型Ge接触电阻较大。基于Ge的材料特性,分析了缺陷对杂质浓度以及费米能级钉扎对电子势垒高度的影响;综述了提高Ge材料中n型掺杂电子浓度的方法,如激光退火、磷和锑共掺、循环离子注入/退火、氟钝化等;讨论了降低金属与n型Ge接触电子势垒高度的途径,即插入薄的界面层形成金属-界面层-Ge接触。电子浓度的提高,以及电子势垒高度的降低,有效地减小了金属与n型Ge接触电阻。

一种精确求解超薄栅NMOS器件隧穿电流的模型

提出了一种精确求解隧穿电流的模型。通过自洽求解一维薛定谔方程和泊松方程,得到NMOS器件的半导体表面电势分布、反型层二维电子气的量子化能级以及对应的载流子浓度分布。为计算隧穿电流,采用了多步势垒逼近方法计算栅氧化物势垒层的隧穿几率,从而避免了WKB方法在突变边界处波函数不连续带来的缺陷。通过考虑(100)Si衬底的导带多能谷效应和栅极多晶硅耗尽效应,讨论了不同栅氧化层厚度下隧穿电流与栅压的依赖关系。模拟结果与实验数据吻合。

栅长对SOI NMOS器件ESD特性的影响

采用TLP测试的方式,研究了不同栅长对栅接地SOI NMOS器件ESD(Electrostatic discharge,静电放电)特性的影响,结果发现栅长越大,维持电压VH越大,ESD二次击穿电流It2越大;其原因可能与薄硅层中的热分布有关。

GGNMOS叉指宽度与金属布线对ESD防护性能的影响

栅接地NMOS(GGNMOS)器件具有与CMOS工艺兼容的制造优势,广泛用于静电放电(ESD)保护。鉴于目前GGNMOS的叉指宽度、叉指数及金属布线方式等外部因素对ESD鲁棒性的影响研究较少,设计了不同的实验对此开展对比分析。首先,基于0.5μm Bipolar-CMOS-DMOS(BCD)工艺设计并制备了一系列GGNMOS待测器件;其次,通过传输线脉冲测试,分析了叉指宽度与叉指数对GGNMOS器件ESD失效电流(It2)的影响,结果表明,在固定总宽度下适当减小叉指宽度有利于提高It2;最后,比较了平行式与交错式两种金属布线方案对It2的影响,结果表明,平行式金属布线下GGNMOS器件的ESD鲁棒性更好。

基于SiC和Si器件的燃料电池汽车DC-DC变换器的性能

为实现燃料电池汽车输出电压、功率的调节与控制,采用了一种交错式双Boost电路的大功率直流-直流(DC-DC)变换器,其中应用了Si和SiC功率器件。基于电路损耗计算和效率仿真手段,对比分析了全SiC[金属-氧化物半导体场效应晶体管(MOSFET)器件、SiC二极管]、SiC MOSFET和Si二极管的混合器件和全硅Si[绝缘栅双极型晶体管(IGBT)器件、Si二极管]的变换器在电路损耗。结果表明:Si IGBT的开通和关断损耗约是SiC MOSFET的3倍和10倍,在不同工况下,全SiC变换器的转换效率比全Si变换器高1%~3.1%。因而,SiC功率器件在大功率DC-DC变换器的应用中,能够提高功率密度、可靠性和动力系统工作效率。

漏极接触孔到栅间距对GGNMOS保护器件的影响

研究了不同漏极接触孔到栅间距对深亚微米单叉指栅接地N型金属氧化物半导体静电放电保护器件性能的影响,并分析了相关物理机制.基于中芯国际0.18μm互补金属氧化物半导体工艺进行流片,并进行传输线脉冲测试,得到了不同漏极接触孔到栅间距(DCGS)值的保护器件单位宽度失效电流水平的变化趋势.结合器件仿真,分析了保护器件的电、热分布情况.研究结果表明,DCGS值的增大,使电流密度峰值向远离沟道的方向移动,从而降低了尖端放电的风险.同时,当DCGS值增大到一定阈值时,由于漏区与衬底温度达到平衡,因此失效电流水平出现饱和趋势.

多种栅结构SOI NMOS器件ESD特性研究

研究了不同栅结构对栅接地SOI NMOS器件ESD(Electrostatic discharge,静电放电)特性的影响,结果发现环源结构的SOI NMOS器件抗ESD能力最强,而环栅结构的器件抗ESD能力最弱,其原因可能与器件有缘区面积和电流分布有关。

基于深亚微米工艺的栅接地NMOS静电放电保护器件衬底电阻模型研究

在考虑了电导率调制效应的情况下对深亚微米静电放电(electrostatic discharge,ESD)保护器件的衬底电阻流控电压源模型进行优化,并根据轻掺杂体衬底和重掺杂外延型衬底的不同物理机制提出了可根据版图尺寸调整的精简衬底电阻宏模型,所建模型准确地预估了不同衬底结构上源极扩散到衬底接触扩散间距变化对触发电压Vt1的影响.栅接地n型金属氧化物半导体器件的击穿特性结果表明,所提出的衬底电阻模型与实验结果符合良好,且仿真时间仅为器件仿真软件的7%,为ESD保护器件版图优化设计提供了方法支持.

沟道尺寸对深亚微米GGNMOS保护器件特性的影响

基于测试结果,研究了不同沟道宽度、沟道长度对深亚微米单叉指栅接地N型金属氧化物半导体静电放电保护器件性能的影响机制,并得出保护器件沟道尺寸的优化准则.基于SMIC 0.18μm CMOS工艺进行流片及传输线脉冲测试,得到了不同版图参数条件下保护器件的I-V特性.基于失效电流水平变化趋势以及器件仿真结果,分析了相关物理机制.研究结果表明,沟道宽度的选取必须结合器件的导通均匀性情况,同时沟道长度值则通过改变器件沟道下方的热分布影响保护器件的鲁棒性.利用实验方法分析了沟道尺寸对单叉指栅接地N型金属氧化物半导体保护器件性能影响的物理机制,对深亚微米保护器件的版图设计提供了优化指导.

电阻耦合型神经MOS晶体管及其差分四象限模拟乘法器

电阻耦合型神经 MOS晶体管是在电容耦合 (浮栅 )型神经 MOS晶体管基础上提出来的 ,它克服了电容耦合型神经 MOS晶体管中由于电容耦合而产生的缺点。文中介绍了电阻耦合型神经 MOS晶体管的基本结构和特点 。

Halo注入角度对热载流子效应的影响及优化

通过模拟和实验研究了不同的halo注入角度的NMOSFET,研究发现halo的注入角度越大,热载流子效应的退化越严重。考虑到由于热载流子的注入造成栅氧化层损伤,使器件可靠性变差,halo注入时应该采用小的倾角注入。