功率金属-氧化物半导体场效应晶体管静电放电栅源电容解析模型的建立

在实际静电放电测试时,发现各种功率金属-氧化物半导体场效应晶体管(MOSFET)的静电放电测试结果均呈现出正反向耐压不对称现象,而人体与器件接触时的静电放电过程是不区分正反向的.正反向耐压差异较大对于功率MOSFET或作为静电放电保护器件来说都是无法接受的,其造成器件失效的问题格外凸显.本文通过建立SGT-MOSFET,VUMOSFET和VDMOS在静电放电正反向电压下的栅源电容解析模型,对比分析了三种功率MOSFET器件静电放电正反向耐压不对称及其比值不同的原因,为器件的静电放电测试及可靠性分析提供了理论依据.

抑制SiC MOSFET桥臂串扰与栅源电压振荡的推挽式电容辅助电路分析及参数设计方法

碳化硅金属-氧化物半导体场效应晶体管(SiC metal-oxide-semiconductor field-effect transistor, SiC MOSFET)在高速开关中引起的桥臂串扰和栅极电压振荡严重制约了其开关速度。针对已提出的基于推挽式电容辅助电路(push-pull-capacitor auxiliary circuit, PPCAC)的SiC MOSFET驱动工作过程进行了进一步的分析。结合分析,将SiC MOSFET桥臂串扰以及漏源电压振荡引起的栅源电压振荡2个问题归一化,通过推挽电容充放电时刻以及桥臂串扰约束,提出了一种推挽电容参数设计方法。通过该设计方法,可使得PPCAC在抑制SiC MOSFET桥臂串扰与栅源电压振荡的基础上,改善其开通关断速度。实验结果验证了所提出设计的有效性。

基于栅极泄漏电流的碳化硅MOSFET短路栅源极失效判定方法

碳化硅金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor, MOSFET)的短路坚固性是影响器件在高压高频功率变换领域应用的关键问题。在传统的碳化硅MOSFET栅源极短路研究中,依据器件关断后的波形中栅源极电压u GS的上升判定是否发生短路失效。首先分析了这种传统的栅源极短路判定方法,指出其存在的u GS上升不明显问题将导致判定结果不准确。进而通过对碳化硅MOSFET栅源极短路的失效机理进行分析,提出了基于碳化硅MOSFET的静态参数——栅极泄漏电流IGSS的栅源极失效判定方法。然后搭建了碳化硅MOSFET短路实验平台,通过测量短路过程中IGSS的变化情况验证了所提出的判定方法的有效性及可行性。最后对比了2种判定方法的参数灵敏度、短路耐受时间和临界短路能量。结果表明,相比于传统判定方法,所提出的栅源极失效判定方法灵敏度提高了7倍以上,能够更准确地识别碳化硅MOSFET是否发生栅源极失效。上述分析有利于在实际应用中准确识别短路故障后器件的损坏状态,进而提高碳化硅MOSFET在高压应用中的可靠性和经济性。

SiC MOSFET栅源电压评估及驱动回路参数优化设计方法

为减少碳化硅(silicon carbide,SiC)金属氧化物半导体场效应管(metal-oxide-semiconductor field-effect transistor,MOSFET)的开关时间和导通电阻以提高效率,通常建议驱动电路采用更低的驱动电阻及更高的驱动电压。但是,由于实际驱动电路中存在寄生参数,过快的开关速度容易产生振荡影响栅极的可靠性,限制SiC MOSFET长期高效安全运行。文中以SiC MOSFET驱动电路为研究对象,分析SiC MOSFET开通瞬态过程,建立考虑电路主要寄生参数的数学模型;定量分析驱动电路参数、主电路寄生参数及工况等影响因素对栅源电压的影响规律;揭示栅源电压、实验测试点电压与驱动电压的区别及影响因素;综合考虑器件应力与损耗,提出一种驱动电路参数优化设计方法。实验结果验证了数学模型与分析的正确性。

静电感应器件栅源击穿特性的改善

对静电感应器件的栅源击穿特性做了实验研究。结果表明：当使用高阻单晶材料（ＮＤ＝１×１０１４ｃｍ－３）作为芯片的衬底和沟道，沟道的半宽度小于零栅压耗尽层宽度且源区外延层掺杂浓度较高（Ｎｅｐｉ＞１×１０１６ｃｍ－３）时，器件的击穿电压ＢＶｇｓ０基本上局限在１０Ｖ以下，与外延层的厚度没有明显关系。作者指出，静电感应器件栅源击穿的特点是由于沟道宽度较窄和源区与沟道区掺杂浓度差异较大两方面的因素共同决定的。在这种情况下，栅源击穿电压ＢＶｇｓ０与半导体的击穿电场Ｅｂ和沟道宽度Ｗ的关系可表示为ＢＶｇｓ０＝１／２ＥｂＷ。提高ＢＶｇｄ０的有效途径应是尽可能地使外延层的掺杂浓度和沟道（衬底）的掺杂浓度相接近。

关于VGA有源OLED屏上栅源驱动电路的设计

合理利用基本单元电路设计双向移位寄存器、模式选择控制电路、分段清零控制电路和缓冲器等,构成适合VGA分辨率并能进行模式选择的栅源驱动电路,通过仿真对栅源驱动电路进行整体验证.

表面栅BSIT的栅源低击穿问题研究

通过对DX0231型BSIT栅源低击穿问题的分析,讨论了设计、材料、环境、设备等因素对表面栅BSIT栅源击穿的影响,指出了提高栅源击穿的努力方向。

寄生参数对SiC MOSFET栅源极电压影响的研究

为分析寄生参数对开关过程中碳化硅(Si C)MOSFET栅源极电压的影响,首先建立了基于同步Buck变换器的Si C MOSFET开通和关断过程的数学模型;然后通过仿真和实验结果对比,验证了寄生参数带来的影响;最后分析了开关过程中各寄生参数对Si C MOSFET栅源极电压的影响。

SiC MOSFET栅源回路参数的串联扰动研究

为了使SiCMOSFET工程运用时避免串联扰动的威胁,研究栅源回路参数对串联扰动的影响是很有必要的。研究通过对栅源回路参数的调控,将串联扰动现象分为正压尖峰与负压尖峰两部分进行分析,确定影响串扰电压尖峰的参数,为驱动回路参数设计提供方向性意见。首先建立拓扑简化模型,理论分析影响电压尖峰的栅源回路参数,随后搭建实验平台进行电压尖峰观测以及对理论分析进行实验验证,最后对实验波形进行分析。实验表明,当驱动电阻为0~20Ω、驱动杂散电感为0~300 nH、栅极电容为0~10 nF时,串联扰动随着桥臂自身驱动电阻、驱动杂散电感的增大而增大、随着栅极电容的增大而减小。此外,负载阻抗会影响负压尖峰,尖峰震荡同样会影响器件正常工作。

新型低栅源漏电容射频LDMOS器件设计

为了降低栅源寄生电容C_(gs),提出了一种带有阶梯栅n埋层结构的新型射频LDMOS器件;采用Tsuprem4软件对其进行仿真分析,重点研究了n埋层掺杂剂量和第二阶梯栅氧厚度对栅源寄生电容C_(gs)的影响,并结合传统的射频LDMOS基本结构对其进行优化设计。结果表明:这种新型结构与传统的射频LDMOS器件结构相比,使得器件的栅源寄生电容最大值降低了15.8%,截止频率提高了7.6%,且器件的阈值电压和击穿电压可以维持不变。

氮退火对SiC MOSFET栅源电压漂移的影响

为了准确地表征4H-SiC MOSFET经过高温栅偏(HTGB)测试后的栅源电压漂移,优化氮退火工艺条件以改善MOSFET栅源电压的稳定性,在n型4H-SiC(0001)外延片上制备了横向扩散MOSFET(LDMOSFET)和纵向扩散MOSFET(VDMOSFET)。对栅氧化层采用不同温度、时间和气氛进行氮退火,并对制备的MOSFET进行了HTGB测试,探讨了栅压应力大小、应力时间、温度对栅源电压漂移的影响。结果表明:相比LDMOSFET,VDMOSFET可以更有效地表征栅源电压漂移趋势;氮退火对栅源电压正向漂移影响较小;NO退火后增加高温N_(2)退火、提高NO退火的温度和增加NO退火的时间均会引起VDMOSFET栅源电压负向漂移量增加;当栅压应力为-16 V、应力时间为500 s时,1200℃、70 min NO退火的VDMOSFET的栅源电压漂移比1250℃、40 min NO退火的小0.1~0.3 V。

同步整流管栅源寄生电容在同步整流技术中的应用分析和比较

采用功率MOSFET取代普通二极管或肖特基二极管的同步整流技术,可以使低压大电流变换器的效率得到极大的提高。阐述了同步整流管的栅源寄生电容在实现整流器件驱动中的不同应用及其特点,并给出了应用实例分析。

一种折叠式共源共栅运算放大器的准确设计方法

传统折叠式共源共栅放大器的人工设计流程只能得到近似的设计结果,优化方法获得的结果较好,但需耗费大量计算。文中针对这类放大器,给出了一种准确设计方法。通过SPICE仿真弥补传统设计流程各性能指标解析近似产生的误差,同时采用基于BSIM模型的器件尺寸计算,反复执行这一设计流程,消除了传统设计过程存在的误差,得到准确的设计结果。文中所提方法相较于传统人工方法更精确,避免了设计时的反复调试;与优化方法相比,虽仍要通过一个迭代过程,但因收敛较快,故计算量较小。文中以0.18μm与90 nm实际工艺库下的电路设计为例,给出了仿真设计结果,证明了所提方法的正确性与有效性。

新型双宽带共栅-共源低噪声放大器设计

为适应各种核探测器输出电信号放大电路的需求,设计了一种新型双宽带共栅-共源低噪声放大器。该放大器利用宽频带输入阻抗匹配网络和一种新的增益-带宽积优化技术,通过减小共栅-共源CMOS器件的寄生电容来优化双宽带LNA在高频带的GBW,从而实现带宽和增益之间很好的权衡,并获得理想的噪声性能。实验结果表明,在低频带模式和高频带模式下,-3 dB的带宽和峰值增益分别为3.0~4.7 GHz和13.3 dB,7.2~9.3 GHz和13.5 dB;在低频带模式和高频带模式下,测得的最小NF分别为4.48 dB和6.19 dB。

基于InP DHBT工艺的33~170 GHz共源共栅放大器

基于500 nm磷化铟双异质结双极晶体管(InP DHBT)工艺,设计了一种工作在33~170 GHz频段的超宽带共源共栅功率放大器。输入端和输出端的平行短截线起到变换阻抗和拓展带宽的作用,输出端紧密相邻的耦合传输线补偿了一部分高频传输损耗。测试结果表明,该放大器的最大增益在115 GHz达到11.98 dB,相对带宽为134.98%,增益平坦度为±2 dB,工作频段内增益均好于10 dB,输出功率均好于1 dBm。

Ka波段CMOS有源矢量合成移相器

本文基于65 nm硅基互补金属氧化物半导体工艺设计了一款Ka波段有源矢量合成移相器。该电路由正交耦合器、单端转差分信号的巴伦、可变增益放大器、信号合成网络组成。基于集总LC等效模型的正交发生器能够实现紧凑尺寸并获得高精度正交信号;可变增益放大器采用数字控制的共源共栅架构,能够实现精准的幅度调节,并提高输入输出之间的隔离度。实测结果表明,该移相器可在25 GHz~32 GHz频带范围内实现360°移相,相位步进5.625°,均方根(RMS)相位误差小于3°,寄生调幅RMS小于1 dB,电路面积为800μm×400μm,功耗11 mW。

高性能折叠式共源共栅运算放大器的设计

折叠式共源共栅结构能够提供足够高的增益,并且能够增大带宽、提高共模抑制比和电源电压抑制比。基于Chartered 0.35μm工艺,设计了一种折叠式共源共栅结构的差分输入运算放大器,给出了整个电路结构。Spectre仿真结果表明,该电路在3.3V电源电压下直流开环增益为121.5dB、单位增益带宽为12MHz、相位裕度为61.4°、共模抑制比为130.1dB、电源电压抑制比为105dB,达到了预期的设计目标。

高性能AB类折叠共源共栅CMOS放大器设计

设计了一种高性能AB类折叠共源共栅CMOS音频放大器。该放大器的输入级采用折叠共源共栅结构,可以优化输入共模范围,提高增益;输出级采用AB类推挽结构,实现了全摆幅输出。基于65nm/2.5VCMOS工艺,对整个电路进行Hspice仿真。结果表明,设计的放大器开环增益为140dB,电源抑制比为138dB,共模抑制比为117dB,总谐波失真为-113dB。该放大器已被应用于音频Σ-ΔA/D转换器的设计中。

一种低电压CMOS折叠-共源共栅跨导运算放大器的设计

设计了一种全差分折叠共源共栅跨导运算放大器,并将其应用于80MHz开关电容带通ΔΣA/D转换器中。该跨导运算放大器采用0.35μmCMOSN阱工艺实现,工作于2.5V电源电压。模拟结果表明,该电路的动态范围为80dB、直流增益63.4dB、单位增益带宽424MHz;在最大输出摆幅、建立精度为0.1%时,建立时间为7.5ns,而功耗仅为7.5mW。

共栅共源结构GaN HEMT开关模型

为了计算共栅共源结构高压氮化镓(GaN)器件开关损耗,提出一种共栅共源结构GaN器件开关过程及损耗模型.通过考虑共栅共源结构中印制电路板(PCB)和引线寄生电感以及器件结电容,得出共栅共源结构GaN器件的等效电路模型,进而得到测试开关特性的双脉冲等效电路.按时间顺序将开通过程分为5个阶段,将关断过程分为4个阶段,对双脉冲等效电路进行分析和简化,并计算得出各个阶段中共栅共源结构GaN器件电压电流时域表达式,从而得到开关过程波形及损耗.在不同驱动电阻和开关电流下进行双脉冲实验,模型与实验的开关波形及损耗较吻合,表明所提出模型较准确.