基于栅极限流的SiC MOSFET栅电荷测试方案

SiC MOSFET是一种高性能的电力电子器件,其开通/关断过程中积累/释放的栅电荷Q_(g)对MOSFET的开关速度、功率损耗等参数有重要影响。通常采用在栅极设置恒流源驱动,对时间进行积分的方法来测量Q_(g)。为了降低驱动复杂度,提高测试结果精度和可视性,基于双脉冲测试平台的感性负载回路,改用耗尽型MOSFET限制栅极电流实现恒流充电,对SiC MOSFET进行测试。同时利用反馈电阻将较小的栅极电流信号转换为较大的电压信号。实验结果表明:在误差允许范围(±5%)内该测试方案能较为准确地测得SiC MOSFET的Q_(g),测试结果符合器件规格书曲线。

一种p-GaN HEMTs栅电荷表征方法

与Si基金属-氧化物-半导体场效应晶体管(MOSFETs)的绝缘栅结构不同,p-GaN增强型高电子迁移率晶体管(HEMTs)的栅极结构为pn结,其在较大正向电压下处于导通状态,漏电导较大。传统栅电荷测试方法假设栅极注入电流全部存储为栅电荷,因此不适用于p-GaN HEMTs器件,否则会严重高估数值。鉴于此,基于栅电荷积累的基本过程,提出了利用动态电容法来减小漏电流影响来提取p-GaN E-HEMT的栅电荷参数。结果表明,该方法能够得到更理想的栅电荷米勒平台和特性曲线,结果更符合实际,具有重要的应用价值。

带绝缘槽的SOI RESURF LDMOS的栅电荷分析

栅电荷提供关于功率MOSFET的电容、驱动需求和开关功耗等信息,是衡量MOSFET性能的主要指标。基于Won-So Son等人提出的SOI基绝缘槽结构LDMOS(TR-LDMOS)的RESURF条件[1],建立器件的栅电荷分析模型,发现TR-LDMOS所需Qgd比普通RESURF LDMOS(LR-LDMOS)少13.85%,所需Qg比LR-LD-MOS少17.65%;完成对密勒电容充电的时间TR-LDMOS要比LR-LDMOS少用50ns。在TR-LDMOS模型基础上,结合仿真对沟道区不同时刻载流子分布的描述,更细致地阐述了功率器件在开启过程中的状态变化;并且应用比较分析的方法,解释无源器件对TR-LDMOS开启的时间和功耗所产生的影响。在降低功率器件开启功耗的原则下,得到有助于器件设计的应用性结论。

低压大电流VDMOS器件栅电荷测量

为了更直观地描述低压大电流VDMOS器件特性,对器件栅电荷特性进行了测量和提取。通过栅电荷曲线(VGS-QG),能导出器件的电容特性,驱动电流大小及能量损耗等相关参数。分析了栅电荷测试电路基本原理,提出一种可行的测试电路,PSPICE仿真和实际电路测试证明了该电路的正确性。

用于功率MOSFET的新型栅电荷测试电路

栅电荷是用于衡量功率MOSFET开关性能的重要参数,通常采用在栅极输入电流阶跃信号的方法来测量。一种新型的栅电荷测试电路被提出,该测试电路使控制信号从MOSFET的源极输入,从而消除了控制信号对栅极输入电流的影响。因为输入电流太小不能直接测量,测试时采用测量电压阶跃信号的方法来衡量电流阶跃信号的性能。与以往的测试电路对比结果表明,该电路可以使MOSFET栅极输入的电流更接近于理想的电流阶跃信号,该信号上升时间小于100 ns,并且上升后稳定,因此提高了栅电荷测量的准确度。

一种提高Power VDMOSFET栅电荷性能的新结构

文章提出一种减小VDMOSFET栅电荷(Qg)的新结构,通过二维数值模拟:相对于常规VDMOSFET,该结构将栅电荷降低42.93%,器件优值(FOM=Qg*Ron)降低37.05%。我们分析了新结构的主要特性,并与常规VD-MOSFET进行了比较和参数优化分析。

高压LDMOS晶体管宏模型及栅电荷建模方法

针对标准MOSFET的BSIM4模型在高压LDMOS建模及已有LDMOS紧凑模型的不足,提出一种LDMOS宏模型。在本研究中,借助Spectre软件分别对宏模型与BSIM4器件模型进行仿真,并对2种LDMOS器件模型下的CV结果进行对比,验证了宏模型对LDMOS器件模拟的准确性。最后,提出利用栅电荷曲线来进一步修正模型参数的新方法,并通过仿真获得更精确的LDMOS器件模型。该宏模型及栅电荷建模方法对于高压功率集成电路设计及仿真有重要意义。

功率MOSFET器件栅电荷测试与分析

栅电荷是表征功率MOSFET器件动态特性的重要参数之一,其测试结果与时间和频率有关,受分布参数、测试夹具和电路结构等因素影响较大。其参数直接影响器件整体性能,设计不好将导致器件没使用时已击穿甚至损坏,在军用功率MOSFET器件研制生产和使用验收中列为必测参数。随着对MOSFET器件可靠性要求的不断提高,栅电荷的测试重要性凸显。针对目前国内外栅电荷测试现状及存在的问题做了详尽阐述,为国内的栅电荷测试提供一定的参考和指导。

高功率条件下MOSFET栅电荷特性的测量方法

提出了一种高功率条件下MOSFET栅电荷特性的有效测量方法。在半桥电路的下管开启过程中,沟道出现高电流和高电压同时存在的情况,产生很高的瞬态功率。对于传统栅电荷测试方案,这不仅要求直流电源具备相当的功率输出,而且会在高功率区产生严重的自热效应,无法得到准确的栅电荷特性曲线。文章基于栅电荷测试的基本物理过程和关系,通过测量大电压-小电流与大电流-小电压下的栅电荷特性,获得了高功率条件下MOSFET的栅电荷特性。结果表明,该方法得到的栅电荷特性曲线及参数值与标准规格书的结果非常接近,具有很好的工业应用价值。

栅电荷测试方法研究

近年来,功率半导体器件的应用领域不断扩展,对技术指标的要求日益提高。栅电荷是功率MOSFET动态特性的重要参数,在军用功率MOSFET器件研制、生产和使用过程中,对作为关键参数的栅电荷提出了更高的要求,该参数直接影响器件的整体性能,其测试结果与时间和频率有关,受分布参数、测试夹具和电路结构等因素影响较大。从栅电荷的定义着手,介绍了栅电荷的测试方法,比对国内外不同测试系统对栅电荷的测试结果,针对数据差异进行技术分析,为国内的栅电荷测试提供一定的参考和指导作用。

栅氧化层及界面电荷对SiC MOSFET阈值电压稳定性的影响

阈值电压不稳定是SiC MOSFET的一个主要问题,而栅氧化层及界面电荷是引起器件阈值电压不稳定的关键因素。结合三角波电压扫描法和中带电压法提取了SiC MOSFET中的栅氧化层陷阱电荷面密度、界面陷阱电荷面密度和可动电荷面密度随应力时间的变化量,总结了三种电荷面密度变化量在不同应力时间下的变化规律,分析了其对器件阈值电压不稳定性的影响,同时推测了长时间偏压作用下SiC MOSFET阈值电压稳定性的劣化机制。测试结果表明,栅氧化层陷阱电荷面密度、界面陷阱电荷面密度和可动电荷面密度在不同偏压温度下随应力时间的变化规律不同,常温应力下器件阈值电压稳定性劣化主要与栅氧化层陷阱电荷有关,而高温下,则主要与界面陷阱电荷有关。

减小VDMOS密勒电容和反向恢复电荷的研究

提出了在VDMOSFET中减小密勒电容和反向恢复电荷的一种新结构,该结构结合了肖特基接触和分段多晶硅栅的方法。数值分析仿真结果表明,在相同器件单元尺寸下,该结构优于常规VDMOSFET,密勒电容Cgd可减少73.25%,Qgd和导通电阻优值减小65.02%,显示出很好的QgdRds(on)改善性能;同时,反向恢复电荷减少了40.76%。

温度和氯源对大功率IGBT栅氧工艺的影响

采用C-V测试技术对大功率IGBT栅氧制备工艺中常用的两种栅氧生长方法——干氧和湿氧进行了研究,重点分析了氧化温度和氯源对栅氧化层工艺质量的影响,特别是对栅氧化层固定电荷和界面陷阱电荷的影响。研究结果表明：在1 000-1 150℃温度区间,非掺氯干氧通过高温氮气退火处理可获得好的固定电荷密度（Nss）特性,氧化温度对N_（ss）影响很小,但对于掺氯干氧,当氧化温度超过1 050℃时,N_（ss）会明显增大;通过450℃氢退火处理,可将干氧的界面陷阱电荷密度（D_（it））控制在较低范围内,氧化温度和氯源对干氧的D_（it）影响不明显;在850-1 000℃温度区间,湿氧无法通过高温氮气退火和450℃氢退火处理而同时获得好的Nss和Dit特性,氧化温度和氯源对N_（ss）和D_（it_的影响较干氧的明显。

VDMOS器件动态特性研究

VDMOS器件具有开关速度快、开关损耗小、频率特性好等优点,被广泛应用于高频开关器件领域。利用TCAD软件对VDMOS器件进行建模仿真,研究了元胞P阱间氧化层厚度对器件静态参数和动态参数的影响。结果表明,器件的阈值电压不变,器件的导通电阻随着元胞P阱间氧化层厚度的增加而增加,器件的栅电荷随着元胞P阱间氧化层厚度的增加而减小,二者相互矛盾,但器件功耗优值明显提高。同时采取JFET注入技术降低导通电阻,使得器件的动态性能进一步改善,对高频VDMOS器件的应用具有一定的指导意义。

MOS无源驱动电路的简化设计方法

给出了一种功率MOSFET驱动电路的应用实例 ,并介绍了相关的工程计算及调试方法。

一种改进的增强型GaNHEMT大信号模型

提出一种改进的增强型GaN HEMT器件建模大信号模型。模型沟道电流方程和电荷方程均连续且高阶可导,栅电荷模型满足电荷守恒原则。提出的沟道电流模型可精确拟合实际器件正、反向区、截止区以及亚阈值区的直流特性。根据GaN HEMT器件特有的物理结构和电学特性,器件的自热效应、电流崩塌效应以及跨导频率分布效应在模型中进行了考虑。模型采用Verilog-A语言进行描述,并编译、链接入Agilent ADS工具。验证结果表明,模型仿真和测试数据在宽的偏压和频率范围内得到很好地吻合。

一种改善VDMOSFET高频性能新结构的分析与研究

栅电荷是低压功率MOSFETs开关性能的一项很重要的参数。器件优值(Ron*Qg)是常用来量化开关性能的指标。文中对传统结构和新结构的栅电荷特性进行了二维数值模拟,并推导出可用于计算栅电荷的解析模型。仿真结果表明新结构相对于常规结构,栅电荷降低42.93%,器件优值降低37.05%。最后对新结构进行了参数优化。

6.5 kV SiC MOSFET的优化及开关特性

优化设计了电力系统用6.5 kV SiC MOSFET,测得该器件的导通电流为25 A,阻断电压为6800 V,器件的巴利加优值(BFOM)达到925 MW/cm^(2)。基于感性负载测试电路测试了器件的高压开关瞬态波形。在此基础上,借助仿真软件构建6.5 kV SiC MOSFET芯片级和器件级仿真模型,通过改变器件元胞结构、阱区掺杂浓度、栅极电阻、寄生电感等参数,研究了6.5 kV SiC MOSFET开关瞬态过程和电学振荡影响因素。结果表明,减小结型场效应晶体管(JFET)宽度有利于提高器件dV/dt能力,而源极寄生电感和栅极电阻是引起栅极电压振荡的重要因素。研究结果有助于分析研究6.5 kV SiC MOSFET在智能电网应用中的开关特性,使得基于SiC MOSFET的功率变换器系统具有更低的损耗、更高的频率和更高的可靠性。