超深亚微米与纳米级标准单元的可制造性设计与验证技术

当半导体工业进入到超深亚微米时代后,标准单元的设计面临着新的挑战。由于亚波长光刻的使用,图形转移质量将严重下降。在这种情况下,以集成电路的可制造性作为目标的“可制造性设计”方法在标准单元设计中变得至关重要。本文分析了超深亚微米与纳米工艺条件下标准单元设计中遇到的一些典型可制造性问题,提出了相应的新设计规则和解决方案,完成了实际90nm工艺下标准单元的可制造性设计工作。同时,文中提出了包括光刻模拟、测试电路组等技术在内的单元可制造性设计和验证的流程。