基于CPLD的校频二进制编码解码方法

该文在校频二进制编码的基础上 ,提出用可编程逻辑器件解决校频二进制编码的解码电路复杂、占用空间过大的问题 ;给出引信解码计时功能框图 ,重点介绍如何使用硬件描述语言VHDL对可编程逻辑器件进行设计 ,实现校频二进制解码计时功能 ,并进行了模拟仿真 ,实现了引信电路的微型化和低功耗性能。与采用分立元件数字电路和单片机的设计相比较 。