基于求解校验序列的(n,k,m)卷积码盲识别

针对卫星通信和深空探测等采用的(n,k,m)卷积码盲识别问题,提出了一种新的识别方法。首先,根据卷积码本身的线性约束关系改进分析矩阵模型的构造方法,有效地减小了识别所需数据量。在通过矩阵化简识别出码长、码字起始位置和校验序列基础上,提出了由校验序列推导出生成多项式矩阵的方法,进而完成卷积码的识别。仿真实例表明,该识别方法不需要任何先验条件,能够有效识别所有(n,k,m)卷积码。

基于求解校验序列的(n,1,m)卷积码盲识别

伴随信息对抗和智能通信的快速发展,信道编码识别已成为信息恢复领域一个重要的课题。针对(n,1,m)卷积码盲识别问题,该文提出一种新的识别方法,该方法首先提出了校验序列的概念,通过改进后的矩阵模型求解出校验序列,进而由校验序列构造方程求解出生成多项式矩阵,完成识别。最后,通过实例仿真验证了该方法能够在参数n和码字起始位置都未知情况下有效识别出(n,1,m)卷积码。

对帧校验序列的研究

本研究对 FCS的几种主要实现方式及其检错性能进行了数学分析及研究。

HDLC/SDLC串行通信规程的帧校验序列(FCS)

HDLC/SDLC数据通信链路规程是目前广泛采用的串行通信规程,但当前大多数文献资料就HDLC/SDLC规程帧校验序列的生成都未给出准确的定义,因而常常给用户造成一些概念上的模糊或误解.本文依据HDLC规程的原始定义给出了HDLC帧校验序列FCS的计算方法及硬件实现系统码字编码的方案.根据文中给出的方法所做的计算与PUPI-44系列单片机串行接口单元SIU实际发送与接收的数据流进行了比较,经检验,实验结果与计算结果相一致.

MVB总线中校验序列的编码设计

基于CRC循环冗余校验和偶校验的基本原理,并根据TCN协议,在MVB总线中设计了一个由7位CRC校验码和1位偶校验位构成的具有双重校验的8位校验序列,大大提高了数据传输中的检错能力与可靠性。本设计采用QuartusⅡ软件与VHDL语言实现,最终得到校验序列编码器的正确仿真波形,结果表明完全达到了预期的设计要求。

HDLC/SDLC协议帧校验序列的计算方法

HDLC/SDLC 数据通信链路规程是目前广泛采用的串行通信规程,但当前大多数文献资料就HDLC/SDLC 规程帧校验序列的生成都未给出准确的定义,因而常常给用户造成一些概念上的模糊或误解。该文依据 HDLC 规程的原始定义给出了 HDLC 帧校验序列 FCS 的计算方法及硬件实现系统码字编码的方案。

系统极化码的翻转序列校验罗列连续消除译码算法

系统极化码具有比非系统极化码更好的误码性能,但目前尚无明确的系统译码算法,因此通常采用非系统译码与再编码级联的方式实现系统极化码的译码,但这会带来极大的译码时延。针对这个问题,本文提出了一种基于翻转序列校验罗列连续消除算法的系统译码方案。该方案具有路径自适应的特性,利用回溯更新过程消除了再编码过程,且通过更新校验交替策略极大降低了资源占用。研究表明,与基于AD-SCL的级联译码方案相比,改进方案能降低50%的资源占用与译码延时,且其误码性能稍有提高。

多功能车辆总线控制器编码器设计

分析了目前国内外多功能车辆总线的发展状况及自主研制MVB总线控制器及MVB网络接口卡对于我国轨道交通的现实意义,介绍了基于CRC循环冗余校验和偶校验的基本原理,并根据TCN协议,在MVB总线中设计了一个由7位CRC校验码和1位偶校验位构成的具有双重校验的8位校验序列,大大提高了数据传输中的检错能力与可靠性。设计采用QuartusⅡ软件与VHDL语言实现,最终得到校验序列编码器的正确仿真波形,结果表明完全达到了预期的设计要求。

基于FPGA的高速CPI接口的设计与实现

为保证数据包在现场可编程门阵列器件之间可靠传输,提出一种有效带宽达12.8GBits/s的高速整包数据传输接口(complete packet interface,CPI),采用out_of_band方式传输控制信息,使控制字传输不占用报文内容的传输带宽,提高了该接口的带宽利用率。利用动态相位调整技术,并在相邻包间隔插入固定的校验序列,通过设定简单的判定规则,实时感知当前接口的通道状态并及时消除相位偏移,从而保证接收端可靠接收数据。

多功能车辆总线数据差错控制对策研究

通信系统的安全稳定性取决于它的数据差错的控制能力。为了总线传输过程稳定,错误几率小,研究了多功能车辆总线的数据差错控制策略。

基于FPGA的10G以太网并行CRC设计

为了解决10G以太网通信链路中大规模数据并行CRC校验的实时处理问题,提出了一种基于级联结构的并行CRC校验方法。通过传统CRC编码结构推导出任意延拓序列的CRC校验方法,设计了针对任意延拓序列的CRC校验模块。在校验算法实现中针对传统异或逻辑进行了并行电路改进,降低了电路处理时延。搭建了实验环境对所设计模块进行了验证,实验结果表明,该方法可以有效满足10G以太网接入系统CRC校验要求。