基于可信计算应用的双域椭圆曲线密码协处理器研究与实现

为了增强可信计算应用中可信平台模块(Trusted Platform Module,TPM)的安全性,设计并实现了支持双有限域的椭圆曲线密码协处理器.核心点乘运算采用倍点-点加算法,既减小了芯片的面积又保证了运算速度;通过对移位寄存器的复用,以及结合相乘和约减过程,大幅改善模乘算法的运算效率;将模逆算法中计算(x^-1)modp改进为(y*x^-1)modp,减少了逆运算后的额外模乘运算,降低了实现的复杂度.利用SystemC对算法进行建模,并与RTL电路相配合进行自动仿真,验证了改进算法电路的正确性,提高验证效率并大大减少研发周期.

GF（2^m）上椭圆曲线密码协处理器的快速实现

在分析椭圆曲线密码体制的基础上,给出了椭圆曲线密码体制基本运算单元的硬件设计方案,基于FPGA实现了一种GF(2m)上椭圆曲线密码协处理器。采用双端口RAM技术完成了协处理器与微控制器的挂接,并且根据微控制器不同的指令调度,协处理器能够完成椭圆曲线密码体制5种基本运算操作。实现结果表明,该协处理器能够适应160≤m≤400范围内任意有限域的选取,能较好地满足数字签名和数据加解密中的应用要求。

一种新型椭圆曲线密码系统协处理器的VLSI设计

研究了椭圆曲线运算的方法及椭圆曲线密码系统协处理器VLSI实现问题。基于一种新的投影坐标系,给出了求解椭圆曲线点乘运算的点加与倍点算法,提出了一种新的优化存储单元调度方案。根据研究的算法,得到了一种新型的协处理器VLSI结构。仿真结果表明,在50MHz时钟下,点乘运算速度为平均155次/秒。

一种网络安全协处理器的椭圆曲线密码模块设计

提出了一种网络安全协处理器的椭圆曲线密码(ECC)模块设计方法,可以两个核共同完成多种椭圆曲线数字签名算法,而且支持多倍点、点加和点验证运算.在0.18μmCMOS工艺下,综合后关键路径为3.42ns、面积为3.58mm2.时钟频率为250MHz时,每秒完成770多次参数长度为192位椭圆曲线数字签名算法(ECDSA)的签名或者验证.

面向椭圆曲线密码的处理器并行体系结构研究与设计

在研究椭圆曲线密码算法的处理特征以及有限域层上的并行调度算法基础上,采用指令级并行和数据级并行方法,提出了面向椭圆曲线密码的并行处理器体系结构模型,并就模型的存储结构进行了分析。基于该模型实现了一款验证原型,在FPGA上成功进行了验证测试并在0.18μm CMOS工艺标准单元库下进行逻辑综合以及布局布线。实验证明提出的并行处理器体系结构既能保证椭圆曲线密码算法应用的灵活性,又能够达到较高的性能。

具有防御功耗攻击性能的双域椭圆曲线密码处理器设计

提出了一种新型椭圆曲线密码处理器设计方案.采用OJW(最优联合权重)点乘调度算法加速点乘运算,该方法对椭圆曲线数字签名算法的验证运算尤为有效.通过引入双域求逆与Montgomery模乘相统一的算法和数据通路,处理器能进行任意GF(p)和GF(2n)域上的有限域运算.同时针对简单功耗攻击和差分功耗攻击,本文提出了有效的抗攻击措施.基于SMIC0.18CMOS工艺的实现结果表明,该设计在面积、速度、芯片抗攻击性能方面较同类设计有明显优势.

高性能可扩展公钥密码协处理器研究与设计

本文提出了一种高效的点乘调度策略和改进的双域高基Montgomery模乘算法,在此基础上设计了一种新型高性能可扩展公钥密码协处理器体系结构,并采用0.18μm 1P6M标准CMOS工艺实现了该协处理器,以支持RSA和ECC等公钥密码算法的计算加速.该协处理器通过扩展片上高速存储器和使用以基数为处理字长的方法,具有良好的可扩展性和较强的灵活性,支持2048位以内任意大数模幂运算以及576位以内双域任意椭圆曲线标量乘法运算.芯片测试结果表明其具有很好的加速性能,完成一次1024位模幂运算仅需197μs、GF(p)域192位标量乘法运算仅需225μs、GF(2m)域163位标量乘法运算仅需200.7μs.

一种新型硬件可配置公钥制密码协处理器的VLSI实现

提出了一种新型的硬件可配置的密码协处理器,同时适用于 GF(p)和 GF(2m)两种域,可以实现 RSA和 ECC 两种目前主流的加密算法。同时又具备硬件可配置的特点,可以完成 32～512bit 的模乘运算而无需对硬件做任何修改。本文的密码协处理芯片用 TSMC 0.35μm 标准单元库综合,可以工作在 100MHz 时钟下,等效单元 45k 等效门,512bit 的模乘运算速度可以达到 190kbit/s,一次椭圆曲线上的 233bit 的点加运算只需 18μs。

RSA/ECC密码协处理器的硬件实现

给出了一种公钥密码协处理器的结构,既可以计算定义在Fp上的椭圆曲线的点乘运算,也可以计算应用在RSA中的模幂运算,支持域长度不超过256比特的ECC,长度不超过2 048比特的RSA。该协处理器具有结构简单、实现方便、稍加调整即可满足用户对面积的要求等特点。

面向物联网领域的低成本ECC密码处理器设计

为了保障物联网设备的隐私和安全,同时更好地满足其资源受限的特性,采用椭圆曲线密码(ECC)算法方案,通过优化底层算法和电路结构,设计了基于加法器的低成本架构的点乘硬件电路。采用硬件复用技术来减少资源消耗,每个模运算电路只用一个超前进位加法器;优化模运算算子调度,改进电路结构,点运算只使用两个模加减模块、一个模逆模块和一个模乘模块设计实现。在Xilinx公司XCZU3CG-SFVC784-1-E的FPGA平台上进行分析,该点乘电路共使用了8927个CLB LUTs,7789个CLB Registers,电路总功耗为0.371W,工作频率可达247.3 MHz,对比其他架构,处理器硬件资源节省了39.10%~72.44%。

一种用于RFID的基于广义二进制Hessian曲线的密码处理器的实现

针对射频识别(RFID)芯片面积和能量资源极其有限的特点,设计实现了一种基于广义二进制Hessian曲线(GBHC)的椭圆曲线密码(ECC)处理器。在算法上采用Montgomery Ladder点乘算法和w坐标法,以优化加速运算时序,在结构上精细设计循环移位寄存器组和门控时钟,以降低面积和能量消耗。实验表明,在保证安全精度不变的情况下,所实现的密码处理器具有较快的运算速度、极小的芯片面积和超低的能量消耗,并能抵抗简单功耗分析(SPA)等侧信道攻击(SCA)。

高速双有限域加密协处理器设计

文章提出了一种能够同时在有限域GF(P)和GF(2m)中高速实现椭圆曲线密码算法(ECC)的协处理器。该协处理器能够高速完成椭圆曲线密码算法中各种基本的运算。通过调用这些基本的模运算指令,可以实现各种ECC上的加密算法。该协处理器支持512位以下任意长度的模运算。协处理器工作速度很快,整个协处理器综合采用了多种加速结构和算法并采用了流水线结构设计。根据物理综合的结果,协处理器可以工作在300MHz的频率,运算时间比此前的一些同类芯片快4到10倍左右。

基于GF（2^n）的ECC协处理器芯片设计

文章讨论了定义在GaloisField(GF)2有限域上椭圆曲线密码体制(ECC)协处理器芯片的设计。首先在详细分析基于GF(2n)ECC算法的基础上提取了最基本和关键的运算,并提出了通过协处理器来完成关键运算步骤,主处理器完成其它运算的ECC加/解密实现方案。其次,进行了加密协处理器体系结构设计,在综合考虑面积、速度、功耗的基础上选择了全串行方案来实现GF(2n)域上的乘和加运算。然后,讨论了加密协处理器芯片的电路设计和仿真、验证问题。最后讨论了芯片的物理设计并给出了样片的测试结果。

ECC专用指令处理器软硬件协同设计

提出了一种专用指令处理器的软硬件协同设计方法,该方法可以在设计的早期阶段对处理器进行系统探索和验证。根据椭圆曲线密码算法的特点,并按照专用指令处理器的设计原则,以椭圆曲线密码运算基本操作及运算存储特性为基础,设计了超长指令字ECC专用指令处理器的指令集结构模型。根据处理器的指令集结构模型,以指令模拟器为基础,搭建了处理器的软硬件协同验证平台,从系统设计、RTL描述和FPGA硬件原型3个不同层次对处理器进行了验证。

并行可配置ECC专用指令协处理器

采用软硬件结合的方法，给出一种基于VLIW的并行可配置椭圆曲线密码体制（ECC）专用指令协处理器架构。该协处理器采用点加、倍点并行调度算法，功能单元微结构采用可重构的思想，具有高度灵活性与较高运算速度，能支持域宽可伸缩的GF（p）与G只2″）有限域上的可变参数Weierstrass曲线，签名认证算法可升级。实验结果表明，GF（p）域上192bit的ECC点乘运算只需0．32ms，比其他同类芯片运算速度提高了116％～350％。

基于VLIW的并行可配置ECC协处理器结构研究与设计

采用专用指令密码处理器的设计方法,提出了一种基于超长指令字(VLIW)的并行可配置椭圆曲线密码(ECC)协处理器结构。该协处理器结构对点加、倍点并行调度算法进行了映射,功能单元微结构采用了可重构的设计思想。整个ECC协处理器具有高度灵活性与较高运算速度的特点。能支持域宽可伸缩的GF(p)与GF(2m)有限域上的可变参数Weierstrass曲线。实验结果表明,GF(p)域上192 bit的ECC点乘运算只需要0.32 ms,比其它同类芯片运算速度提高了1.1～3.5倍。

嵌入式领域ECC专用指令处理器的研究

与其他公钥密码算法相比,椭圆曲线密码算法(Elliptic Curve Cryptography,ECC)具有抗攻击能力强、计算量小以及处理速度快等优点,已成为下一代公钥密码体制的标准.随着ECC在嵌入式领域的应用日益广泛,如何提高其执行效率成为目前研究的热点问题.文中提出了一套通用的专用指令处理器(Application Specific Instruction Processor,ASIP)的设计验证方案,并将该方案应用于ECC,从而大幅提升其在硬件资源受限的嵌入式环境中的执行效率.首先借鉴并实现了OpenSSL公开的ECC软件优化方案,并结合处理器平台的特点对大整数乘法运算和多项式平方运算进行了进一步优化.其次对优化后的算法进行基本指令块(Basic Instruction Block,BIB)的划分并转化为数据流图(Data Flow Graph,DFG),在DFG图中依照专用指令设计规则引入近似最优解方法查找可优化指令块.对该类指令块设计相应的专用指令,以实现处理器原有基础指令集架构的扩展.再次基于电子系统级(Electronic System Level,ESL)设计方法依次设计并仿真验证ECC_ASIP的系统级模型和Verilog寄存器传输级(Register Transfer Level,RTL)模型.最后将验证通过的RTL级处理器模型进行综合、布局布线,转换成相对应的门级电路并统计模型使用的硬件资源信息,烧写到FPGA(Field-Programmable Gate Array)平台完成ECC_ASIP的移植操作和性能验证.与ARM11处理器平台下算法实现的性能表现进行对比,实验结果显示,ECC_ASIP牺牲了9.23x%的硬件扩展资源,将算法实现的运算速度提高了2.74x倍,指令代码存储空间减少了59.36x%.

OCTEON处理器上实现国密SM2算法整体优化方案研究

SM2椭圆曲线公钥密码算法的核心运算是椭圆曲线上点乘算法,因此高效实现SM2算法的关键在于优化点乘算法。对椭圆曲线的点乘算法提出从底层到高层逐层优化的整体方案。上层算法使用带预计算的modified-w NAF算法计算点乘,中间层使用a=-3的Jacobian投影坐标系计算点加和倍点,底层基于OCTEON平台的大数乘加指令使用汇编程序实现模乘算法。最终在OCTEON CN6645处理器上实现该算法,实验结果表明:SM2数字签名速度提高了约540%,验证提高了约72%,加密提高了169%,解密提高了61%。

椭圆曲线密码体制研究与并行实现

本文在研究椭圆曲线密码体制理论及快速算法的基础上，给出了基于一类椭圆曲线的椭圆曲线密码体制，并讨论了该体制在由PC机和两片TMS320C25组成的主从式多微处理器系统并行实现的有关问题。

椭圆曲线密码体制在智能卡上的实现

论文系统地介绍了如何在8051系列的微处理器上用软件实现椭圆曲线密码体制。文章最后还探讨了在无协处理器的情况下,椭圆曲线数字签名算法在智能卡上的可行性。