-
题名基于概率计算的TPC译码算法研究与FPGA设计
- 1
-
-
作者
庞宇
王小兵
张颖
谭鸿浩
-
机构
重庆邮电大学光电工程学院
汕头大学工学院
-
出处
《电子测量技术》
北大核心
2021年第19期103-109,共7页
-
基金
国家自然科学基金(61671091)项目资助。
-
文摘
目前TPC码(Turbo乘积码)常用的译码算法为Pyndiah-Chase-II算法,但Pyndiah-Chase-II算法在搜索最不可靠输入比特位置和最短欧氏距离码字的过程中,涉及大量的排序运算、复杂的分支结构和存储调度使其非常不利于集成电路硬件实现。针对上述问题,提出一种基于概率计算的TPC译码算法,该算法包括信息输入层、随机比特流生成层、BCH硬判决层、BCH&CRC校验层、输出层,其TPC码的子码采用BCH码,通过MATLAB软件进行译码算法的程序设计并完成译码性能和译码延时的仿真。仿真结果表明,该译码算法能够达到和传统的Pyndiah-Chase-II算法相同的译码性能,平均只需要两次迭代即可实现正确译码,能有效地降低译码的延时。最后完成基于FPGA的硬件设计,BCH硬判决层采用查找表方式实现,其他层的逻辑结构简单,均为门级操作,所以能够大幅度减小硬件开销和降低功耗,易于用集成电路实现。
-
关键词
TURBO乘积码
BCH码
概率tpc算法
Pyndiah-Chase-II算法
编译码
低延时
FPGA
低功耗
-
Keywords
Turbo product code
BCH code
pobabilistic tpc algorithm
Pyndiah-Chase-II algorithm
encode/decode
low latency
FPGA
low power consumption
-
分类号
TN918.3
[电子电信—通信与信息系统]
-