使用贝叶斯网络的高效模拟矢量生成方法

以提高验证效率、缩短验证周期为目标,使用贝叶斯网络优化模拟矢量,有效地缩小了用于回归测试的模拟矢量规模.采用信息论中的互信息作为评测准则,在输入变量和分支语句之间建立贝叶斯网络,并使用该网络进行推理和产生新的模拟矢量.实验结果表明:使用不同推理算法生成的模拟矢量长度大大缩短,平均为原有模拟矢量的1/10左右,其中最高路径覆盖率达到甚至超过了原有样本.

GATEST:使用遗传算法自动生成模拟矢量的验证平台

对硬件设计进行功能验证的一个关键问题是需要大量的模拟矢量来保证验证的充分性。本文针对Verilog语言,采用遗传算法(GeneticAlgorithm,GA)作为解决方案,设计了一个使用遗传算法自动生成模拟矢量的验证平台GATEST。该平台的一个特点是,根据指定的关键信号使用数据流分析产生关键路径集合,并采用基于该集合的路径覆盖率作为适应度函数引导模拟矢量的生成。使用该验证平台对北大众志-863系统芯片的功能模块进行实验,并详细分析了不同控制参数配置下的实验结果,说明该平台具有一定的有效性。

基于断言的模拟矢量自动生成方法

VLSI模拟验证的一个关键问题是需要大量的模拟矢量来验证各种可能情况下设计的正确性.采用断言作为模拟验证的功能模型,提出和实现了一种基于断言的模拟矢量自动生成方法.针对要触发的断言,首先对设计进行化简,通过决策图模型将初始输入传播到断言,并将传播过程和断言条件一起转化成CLP约束,最后求解CLP约束生成模拟矢量.该方法的优势在于运用了字级(word-level)约束求解技术,能统一处理控制电路和数据通路间的数据传播,求解效率高;基于功能模型的模拟矢量生成技术,模拟矢量生成目标更明确;与动态加速技术相结合,使搜索过程效率更高;设计化简技术的运用使搜索过程计算复杂度只与断言有关.实验结果表明,该方法能快速找到并定位设计中的错误,生成模拟矢量效率更高.

RTL级模拟矢量自动生成设计化简方法研究

提出一种Verilog程序切片算法 ,给出了该算法的正确性证明的理论框架 ;并利用提出的Verilog程序切片算法对VerilogRTL级设计进行化简 ,实现模拟矢量自动生成状态化简目的 实验结果表明 :该算法对状态化简效果非常明显 。

RTL数据通路模拟矢量自动生成方法研究与实现

针对已有的RTL数据通路模拟矢量自动生成方法的不足 ,提出一种利用约束逻辑编辑 (CLP)自动生成数据通路模拟矢量的新方法 该方法首先对给定的VerilogRTL描述采用程序切片进行设计化简 ,然后对化简后的结果基于位向量算术原理生成CLP约束 ,并利用CLP求解器GProlog进行约束求解 ,最终生成满足输出要求的模拟矢量 该方法约束求解速度快 ,生成的约束是统一的 ,得到的模拟矢量较完备 ,能满足模拟验证的要求 实验结果表明 。

交互状态机模型模拟矢量自动生成方法

模拟矢量自动生成方法是加速数字系统设计验证进程的有效手段.提出了一种针对数字系统交互状态机的状态组合、自动生成状态组合覆盖测度和状态组合覆盖模拟矢量的算法.与将交互状态机作为整体处理或构建状态机乘积的方法相比,该算法生成的模拟覆盖率测度精确,覆盖路径无回路,有效地提高了模拟验证的精度和速度.实验结果表明,该算法能高效地节省内存空间,较好地解决了状态空间爆炸问题.

功能验证模拟矢量自动生成技术研究综述

功能验证是保证设计正确性的重要手段,以模拟验证为主要方法。为了解决用尽可能少的模拟矢量尽可能全面地验证整个设计的问题,提出了各种模拟矢量自动生成方法。本文综述了各种方法,并比较各自的优缺点,分析了模拟矢量自动生成涉及的主要问题,最后指出了未来的研究方向。

面向HDL描述基于路径覆盖的模拟矢量自动生成方法研究

提出和实现了一种面向HDL描述基于路径覆盖的模拟矢量自动生成方法 .该方法在约束生成时只考虑控制语句的条件表达式 ,可有效避免生成冗余约束 ;利用扩展的决策图模型解决了中间信号到初始输入的传播问题和信号依赖关系问题 ,以及处理各种HDL描述风格的问题 ;采用约束逻辑编程方法解决了由位、位向量和整型变量组成的约束系统的统一处理问题 .实验结果表明该方法能加快模拟矢量生成速度 ,提高路径覆盖率 .生成的模拟矢量也能用于低层次设计验证和故障模拟 ,加快了设计进度 .将该方法的原型系统用于一个 32位微处理器核RTL级验证 ,发现了RTL级设计描述中的错误 .

基于关键信号的路径覆盖率模型

针对使用路径覆盖率作为验证目标时出现的路径数量庞大、覆盖率难以快速提高等问题,使用控制流图表示代码逻辑结构,采用数据流分析技术对待验证路径进行合理的化简.所产生的路径集合规模小、针对性强,有利于尽早发现设计错误.最后使用遗传算法生成模拟矢量,并基于北京大学“众志-863系统”芯片中的功能模块给出实验结果,说明该覆盖率模型的有效性.

基于压缩感知的RTL级功耗估算仿真

系统芯片功耗动态评估往往需要仿真不同的向量集,估算速度慢;为减少SoC功耗估算时间,结合压缩感知优越的稀疏表示能力,设计一种快速的RTL级功耗估算方案;首先根据芯片RTL描述生成模拟输入矢量,然后利用压缩感知生成原始输入矢量的良好近似表示或精确表示,以减少输入矢量规模,并将其作为新的输入矢量,最后用经压缩的新矢量序列来仿真电路,从而计算出芯片功耗;仿真实验表明,这种功耗估算方法能在保持非常高的精确度的同时,比同类方案缩短仿真时间约28%。

HDL描述中决策图模型的提取方法和实现

决策图模型描述了VLSI设计信号间的数据依赖关系,在VLSI设计验证中有广泛的应用。该文扩展了已有的决策图模型,给出了从硬件描述语言描述的设计中抽取决策图模型的方法并加以实现。将该方法用于RTL级模拟矢量自动生成系统,取得了良好的效果。

RTL验证框架——HRV

设计并实现了一个RTL覆盖率驱动的验证框架HRV ,它集成了自主开发的基于程序切片技术的设计抽取器、基于VCD文件的代码覆盖率分析器以及基于路径和基于断言的模拟矢量自动生成方法 实验结果表明 ,HRV通过集成多种验证工具 ,提高了模拟验证效率 。