时间交叉模数转换器采样时间误差的补偿算法

针对时间交叉采样模数转换器中存在的采样时间误差,提出了一种新的全数字域补偿算法.该算法根据误差产生的原理,采用可变数字分数延时器对误差进行了补偿,得到了较好的效果.与其他已有算法相比,新算法概念简单,结构易于实现,容易进行通道扩展,通道越多,资源优势越明显.另外,算法采用Farrow结构分离了误差参数,很容易和参数估计算法一起组成自适应系统.仿真结果表明,在小误差范围内,新算法使时间交叉采样数模转换器系统的信纳比提高了30dB以上.此外,该算法对输入中的加性噪声不敏感,具有比较好的适应性.

一种新的时间交叉采样ADC时钟偏斜误差自适应补偿算法

针对时间交叉采样模数变换器(time-interleaved analog-to-digital converter,TIADC)中存在的时钟偏斜误差,提出了一种新的自适应误差估计和补偿方法,该方法根据误差信号和原始输入信号频率之间关系和分布特征,设计了基于最小均方(least-mean-square,LMS)算法的估计模型。与已有算法相比,新方法实现简单,收敛速度快。同时根据时钟偏斜误差产生的原理,设计了基于数字分数延时滤波器的时钟偏斜补偿算法,该方法概念清楚,易于通道扩展,资源利用率高。通过应用Farrow结构,将误差参数独立出来,和误差估计算法组成了自适应系统。仿真结果表明,该自适应系统仅需要5 000个采样点就可以收敛,通过补偿算法,使输出的信噪失真比(signal-to-noise-and-distortion ratio,SINAD)提高了30dB以上。

一种时间交叉采样ADC失调与增益误差校准方案

针对时间交叉采样模数转换器的失调、增益误差提出了校准方案.该方案主要通过各通道模数转换器向同一通道校准的方法,首先计算出误差参数,再根据误差参数对数字量进行校准.采用该校准方案对四通道10位640Msps模数转换器进行校准,经MATLAB仿真,结果表明输入频率为79.14MHz时,校准后的无杂散动态范围为75.17dB,信噪比为55.98dB,有效精度为9.01bit,比较准前分别提高了24.6dB、6.47dB、1.08bit.

A/D采样模块自动测试系统设计

针对雷达中的多型模数（A／D）采样模块的测试需求，提出了通用A／D采样模块自动测试系统的设计方案。该方案通过软件编程和配合不同的适配器，可以对多种A／D采样模块进行自动测试，并具有故障隔离功能。该方案还可以应用到其他A／D采样模块，具有良好的通用性和可扩展性。

一种基于DSP的AD采样自校正软硬件设计

由于传统的AD采样存在采样精度低、对外围采样电路的精度要求高、随着使用时间推移精度下降而无法进行校正等缺点,该文提出了一种基于TMS320F28335型DSP的,可以对AD采样结果进行自校正的软硬件设计方法。根据在实际工程中的AD采样范围以及对工程的成本需求,提供了一种通用新型的设计技术。经工程实践证明,该技术相对传统技术可以有效提高采样精度,降低对外围采样器件的精度要求,并可以解决随时间推移产生的零漂问题。

∑-Δ ADC中数字抽取滤波器的多级实现

设计和实现了一个应用于音频∑-Δ模数转换器的数字抽取滤波器.该抽取滤波器采用多级多采样率结构,由梳状滤波器、补偿滤波器和2个FIR半带滤波器构成.补偿滤波器补偿梳状滤波器的通带滚降,补偿后整个抽取滤波器带内纹波小于0.006 dB,同时补偿滤波器实现了2倍降采样,减少了一个FIR半带滤波器的硬件开销.滤波器系数均采用规范符号编码实现,避免使用规模很大的乘法器单元.数字抽取滤波器采用SMIC 0.18μm CMOS工艺实现,芯片测试表明,该滤波器对256倍过采样率、三阶∑-Δ调制器的输出码流进行处理得到的信噪比达到107 dB,能够满足高端音频模数转换器的要求.

一种数字式电子秤的研究与设计

随着科技的进步,电子秤原有的精度已经不能满足市场要求,影响其精度的因素主要有:传感器、模数转换器(ADC)的选择.文章提出一种简单实用并且精度高的电子秤设计方案,使测量精度得到大大提高.设计分四个模块:称重传感器、滤波电路、A/D转换电路,通过外部LED显示模块显示称量结果.电路应用电阻应变桥式传感器来采集电压的微小变化,通过电感与电容组成的抗干扰滤高频杂波作用的EMI滤波器,减小外部环境对电子秤电路的影响,由电阻和电容组成的一阶RC滤波器,用来限制输入信号的带宽,降低输入信号的噪声;经过内部集成差分放大电路和高性能的∑-ΔADC(过采样模数转换器)的A/D转换芯片AD7799,对输入电压信号进行放大并转换成数字量输出;显示模块采用驱动器PS7219驱动四位八段LED显示器构成,显示实际测量值.电子秤系统总体设计实现了测量精度的大幅度提高.另外,设计电路集成度高、抗噪声能力强、滤波效果显著,因而具有很好的系统稳定性和测量准确性.

在数字器件中测量两路信号相位差的方法探讨

文章介绍了极化散射矩阵的求解在极化信号处理中的作用,并探讨了一种基于采样信号的相位差检测方法。该方法能够在不十分依赖模数(Analog to digital,A/D)采样速度的情况下对高速信号的相位差进行精确测量,给极化散射矩阵的求解带来了很大方便。文章对该方法进行了仿真,并验证了其可行性。最后,文章提出几项措施以减小系统误差。

基于晶振偏移补偿的机械振动WSN同步累积误差抑制方法

针对采用连续高频采样时钟模数转换器(ADC)的机械振动无线传感器网络(WSN)节点存在同步累积误差的问题,提出了一种基于晶振偏移补偿的同步累积误差抑制方法。基于连续高频采样时钟ADC的WSN节点,分析了同步累积误差产生原因;采用周期性信标中的帧起始界定符(SFD)信号作为同步信息,通过定时器1捕获的SFD信号间隔与参考SFD信号间隔差值确定晶振偏移补偿值,根据采样时钟与采样频率关系计算定时器2补偿后计数溢出值,由定时器2输出连续精准的高频采样时钟,消除节点间采样间隔差异,抑制同步累积误差。实验结果表明:连续采集40 s,节点间最大同步误差为0.64μs;连续采集同一信号源25 s,节点间无明显相位误差,验证了该晶振偏移补偿方法抑制机械振动无线传感器网络同步累积误差的有效性。

新一代数字程控交换机话音编解码电路

为了降低数字程控交换机的成本，提高性能，设计了一种单片４路采用数字信号处理（ＤＳＰ）技术的话音编解码器（ＣＯＤＣＥ）芯片。在该芯片中采用了过采样模数转换技术和ＤＳＰ技术，这些技术有利于充分发挥数字超大规模集成电路（ＶＬＳＩ）的优势，在单个芯片中实现多路话音的编解码，降低交换机成本。同时，采用可编程的数字滤波器，使电路能根据线路具体情况通过软件调整其滤波特性，提高话路性能。芯片用０．５μｍＣＭＯＳ双层多晶三层金属工艺制造，芯片面积约２５ｍｍ２。经测试验证，芯片的各项性能指标均满足ＣＣＩＴＴ的有关标准。